Exploiting Hardware-Based Data-Parallel and Multithreading Models for Smart Edge Computing in Reconfigurable FPGAs

Detalles Bibliográficos
Autores: Rodríguez Medina, Alfonso|||0000-0001-6326-743X, Otero Marnotes, José Andrés|||0000-0003-4995-7009, Platzner, Marco|||0000-0002-6893-063X, Torre Arnanz, Eduardo de la|||0000-0001-5697-0573
Tipo de recurso: artículo
Fecha de publicación:2022
País:España
Institución:Universidad Politécnica de Madrid
Repositorio:Archivo Digital UPM
OAI Identifier:oai:oa.upm.es:87621
Acceso en línea:https://oa.upm.es/87621/
Access Level:acceso abierto
Palabra clave:ARCHITECTURE
Computational modeling
Computer architecture
data-level parallelism
edge computing
Edge intelligence
evolvable hardware
multithreading
NEURAL-NETWORKS
Parallel processing
Reconfigurable Computing
software
Tools
computational modeling
Computer Architecture
Edge computing
Evolvable hardware
Field programmable gate arrays
parallel processing
PROGRAMMING-MODELS
Reconfigurable computing
Software
Descripción
Descripción no disponible.

Similares en LA Referencia