Diseño de un oscilador de anillo controlado digitalmente en tecnología CMOS
En el presente trabajo se realiza el análisis de la celda básica de Maneatis con degeneración en fase basada en redes de retroalimentación, enfocándose al efecto que produce la introducción de un buffer en las cargas simétricas. Con los resultados obtenidos, se obtienen tres topologías que permiten...
| Autor: | |
|---|---|
| Formato: | tesis de maestría |
| Estado: | Versión aceptada para publicación |
| Fecha de publicación: | 2010 |
| País: | México |
| Recursos: | Instituto Nacional de Astrofísica, Óptica y Electrónica |
| Repositorio: | Repositorio Institucional del INAOE |
| Idioma: | español |
| OAI Identifier: | oai:inaoe.repositorioinstitucional.mx:1009/477 |
| Acesso em linha: | http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/477 |
| Access Level: | acceso abierto |
| Palavra-chave: | info:eu-repo/classification/Osciladores/Oscillators info:eu-repo/classification/Voltage controlled/Voltage controlled oscillators info:eu-repo/classification/Phase locked loops/Phase locked loops info:eu-repo/classification/cti/1 info:eu-repo/classification/cti/22 info:eu-repo/classification/cti/2203 |
| id |
MX_f5f0fc55f5dae020fda7997eefceca6b |
|---|---|
| oai_identifier_str |
oai:inaoe.repositorioinstitucional.mx:1009/477 |
| network_acronym_str |
MX |
| network_name_str |
México |
| repository_id_str |
|
| spelling |
Diseño de un oscilador de anillo controlado digitalmente en tecnología CMOSLUIS CARLOS ALVAREZ SIMONinfo:eu-repo/classification/Osciladores/Oscillatorsinfo:eu-repo/classification/Voltage controlled/Voltage controlled oscillatorsinfo:eu-repo/classification/Phase locked loops/Phase locked loopsinfo:eu-repo/classification/cti/1info:eu-repo/classification/cti/22info:eu-repo/classification/cti/2203info:eu-repo/classification/cti/2203En el presente trabajo se realiza el análisis de la celda básica de Maneatis con degeneración en fase basada en redes de retroalimentación, enfocándose al efecto que produce la introducción de un buffer en las cargas simétricas. Con los resultados obtenidos, se obtienen tres topologías que permiten construir osciladores de anillo de dos etapas en un rango de frecuencias de 1GHz a potencias alrededor de 900μW, de manera que la técnica de degeneración en fase con el uso de un buffer presenta un gran potencial para aplicaciones de bajo consumo de potencia. Tres osciladores son diseñados usando un proceso de UMC CMOS de 0.18μm con una capa de polisilicio y 6 niveles de metal: 1.- Oscilador de anillo de dos etapas con señales de salida en cuadratura: En esta topología, además del uso del buffer, es necesario transistores de compuerta flotante para la modificación de las cargas simétricas, requiriendo por lo tanto de unos capacitores que, a pesar de ser de unos cuantos femto Faradios, consumen gran cantidad de área. 2.- Oscilador de anillo de dos etapas con oscilaciones en modo común: En esta topología no es necesario el uso de transistores de compuerta flotante y, por ende, el consumo de área se reduce más del 50% con respecto al anterior. Se le ha denominado en modo común debido a que la modificación de las cargas simétricas provoca que la ganancia de la celda de retardo esté por encima de 0dB con señales de entrada en modo común, de tal manera que a una determinada frecuencia se cumple con los criterios de oscilación para oscilar con dos etapas. La desventaja de ésta comparada con la topología anterior es que, al operar las celdas en modo común, sólo se obtienen señales desfasadas 180° y, por ende, no es posible la obtención de las señales en cuadratura. 3.- Oscilador controlado digitalmente (DCO): La modificación de las cargas simétricas permite que la frecuencia de oscilación ahora dependa directamente de la celda de retardo que es introducida en dichas cargas. Con base a esto, se propone una celda que modifica su respuesta en frecuencia mediante una palabra digital, de tal manera que, al implementar un oscilador de anillo de dos etapas, su frecuencia de oscilación depende linealmente de la palabra digital de entrada. En términos más simples, la degeneración en fase es usada como método de programación de la frecuencia de oscilación.Instituto Nacional de Astrofísica, Óptica y ElectrónicaALEJANDRO DIAZ SANCHEZJOSE MIGUEL ROCHA PEREZ2010-02info:eu-repo/semantics/masterThesisinfo:eu-repo/semantics/acceptedVersionapplication/pdfhttp://inaoe.repositorioinstitucional.mx/jspui/handle/1009/477reponame:Repositorio Institucional del INAOEinstname:Instituto Nacional de Astrofísica, Óptica y Electrónicainstacron:INAOEspacitation:Alvarez-Simon L.C.info:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-nd/4.0oai:inaoe.repositorioinstitucional.mx:1009/4772024-08-28T03:22:45Z |
| dc.title.none.fl_str_mv |
Diseño de un oscilador de anillo controlado digitalmente en tecnología CMOS |
| title |
Diseño de un oscilador de anillo controlado digitalmente en tecnología CMOS |
| spellingShingle |
Diseño de un oscilador de anillo controlado digitalmente en tecnología CMOS LUIS CARLOS ALVAREZ SIMON info:eu-repo/classification/Osciladores/Oscillators info:eu-repo/classification/Voltage controlled/Voltage controlled oscillators info:eu-repo/classification/Phase locked loops/Phase locked loops info:eu-repo/classification/cti/1 info:eu-repo/classification/cti/22 info:eu-repo/classification/cti/2203 info:eu-repo/classification/cti/2203 |
| title_short |
Diseño de un oscilador de anillo controlado digitalmente en tecnología CMOS |
| title_full |
Diseño de un oscilador de anillo controlado digitalmente en tecnología CMOS |
| title_fullStr |
Diseño de un oscilador de anillo controlado digitalmente en tecnología CMOS |
| title_full_unstemmed |
Diseño de un oscilador de anillo controlado digitalmente en tecnología CMOS |
| title_sort |
Diseño de un oscilador de anillo controlado digitalmente en tecnología CMOS |
| dc.creator.none.fl_str_mv |
LUIS CARLOS ALVAREZ SIMON |
| author |
LUIS CARLOS ALVAREZ SIMON |
| author_facet |
LUIS CARLOS ALVAREZ SIMON |
| author_role |
author |
| dc.contributor.none.fl_str_mv |
ALEJANDRO DIAZ SANCHEZ JOSE MIGUEL ROCHA PEREZ |
| dc.subject.none.fl_str_mv |
info:eu-repo/classification/Osciladores/Oscillators info:eu-repo/classification/Voltage controlled/Voltage controlled oscillators info:eu-repo/classification/Phase locked loops/Phase locked loops info:eu-repo/classification/cti/1 info:eu-repo/classification/cti/22 info:eu-repo/classification/cti/2203 info:eu-repo/classification/cti/2203 |
| topic |
info:eu-repo/classification/Osciladores/Oscillators info:eu-repo/classification/Voltage controlled/Voltage controlled oscillators info:eu-repo/classification/Phase locked loops/Phase locked loops info:eu-repo/classification/cti/1 info:eu-repo/classification/cti/22 info:eu-repo/classification/cti/2203 info:eu-repo/classification/cti/2203 |
| description |
En el presente trabajo se realiza el análisis de la celda básica de Maneatis con degeneración en fase basada en redes de retroalimentación, enfocándose al efecto que produce la introducción de un buffer en las cargas simétricas. Con los resultados obtenidos, se obtienen tres topologías que permiten construir osciladores de anillo de dos etapas en un rango de frecuencias de 1GHz a potencias alrededor de 900μW, de manera que la técnica de degeneración en fase con el uso de un buffer presenta un gran potencial para aplicaciones de bajo consumo de potencia. Tres osciladores son diseñados usando un proceso de UMC CMOS de 0.18μm con una capa de polisilicio y 6 niveles de metal: 1.- Oscilador de anillo de dos etapas con señales de salida en cuadratura: En esta topología, además del uso del buffer, es necesario transistores de compuerta flotante para la modificación de las cargas simétricas, requiriendo por lo tanto de unos capacitores que, a pesar de ser de unos cuantos femto Faradios, consumen gran cantidad de área. 2.- Oscilador de anillo de dos etapas con oscilaciones en modo común: En esta topología no es necesario el uso de transistores de compuerta flotante y, por ende, el consumo de área se reduce más del 50% con respecto al anterior. Se le ha denominado en modo común debido a que la modificación de las cargas simétricas provoca que la ganancia de la celda de retardo esté por encima de 0dB con señales de entrada en modo común, de tal manera que a una determinada frecuencia se cumple con los criterios de oscilación para oscilar con dos etapas. La desventaja de ésta comparada con la topología anterior es que, al operar las celdas en modo común, sólo se obtienen señales desfasadas 180° y, por ende, no es posible la obtención de las señales en cuadratura. 3.- Oscilador controlado digitalmente (DCO): La modificación de las cargas simétricas permite que la frecuencia de oscilación ahora dependa directamente de la celda de retardo que es introducida en dichas cargas. Con base a esto, se propone una celda que modifica su respuesta en frecuencia mediante una palabra digital, de tal manera que, al implementar un oscilador de anillo de dos etapas, su frecuencia de oscilación depende linealmente de la palabra digital de entrada. En términos más simples, la degeneración en fase es usada como método de programación de la frecuencia de oscilación. |
| publishDate |
2010 |
| dc.date.none.fl_str_mv |
2010-02 |
| dc.type.none.fl_str_mv |
info:eu-repo/semantics/masterThesis info:eu-repo/semantics/acceptedVersion |
| format |
masterThesis |
| status_str |
acceptedVersion |
| dc.identifier.none.fl_str_mv |
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/477 |
| url |
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/477 |
| dc.language.none.fl_str_mv |
spa |
| language |
spa |
| dc.relation.none.fl_str_mv |
citation:Alvarez-Simon L.C. |
| dc.rights.none.fl_str_mv |
info:eu-repo/semantics/openAccess http://creativecommons.org/licenses/by-nc-nd/4.0 |
| eu_rights_str_mv |
openAccess |
| rights_invalid_str_mv |
http://creativecommons.org/licenses/by-nc-nd/4.0 |
| dc.format.none.fl_str_mv |
application/pdf |
| dc.publisher.none.fl_str_mv |
Instituto Nacional de Astrofísica, Óptica y Electrónica |
| publisher.none.fl_str_mv |
Instituto Nacional de Astrofísica, Óptica y Electrónica |
| dc.source.none.fl_str_mv |
reponame:Repositorio Institucional del INAOE instname:Instituto Nacional de Astrofísica, Óptica y Electrónica instacron:INAOE |
| instname_str |
Instituto Nacional de Astrofísica, Óptica y Electrónica |
| instacron_str |
INAOE |
| institution |
INAOE |
| reponame_str |
Repositorio Institucional del INAOE |
| collection |
Repositorio Institucional del INAOE |
| repository.name.fl_str_mv |
|
| repository.mail.fl_str_mv |
|
| _version_ |
1858177695093882880 |
| score |
14.965132 |