Sincronización de circuitos integrados complejos CMOS
Debido a la tendencia de integrar diversos subsistemas electrónicos y mecánicos complejos en un solo circuito integrado, es necesario alternativas de temporización y sincronización eficientes en velocidad, consumo de potencia y área. En este artículo se propone el uso de osciladores de anillo interc...
| Autores: | , , |
|---|---|
| Tipo de recurso: | artículo |
| Estado: | Versión aceptada para publicación |
| Fecha de publicación: | 2011 |
| País: | México |
| Institución: | Instituto Nacional de Astrofísica, Óptica y Electrónica |
| Repositorio: | Repositorio Institucional del INAOE |
| Idioma: | español |
| OAI Identifier: | oai:inaoe.repositorioinstitucional.mx:1009/1785 |
| Acceso en línea: | http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/1785 |
| Access Level: | acceso abierto |
| Palabra clave: | info:eu-repo/classification/Circuitos integrados/Circuitos integrados info:eu-repo/classification/Osciladores/Osciladores info:eu-repo/classification/Redes de reloj/Redes de reloj info:eu-repo/classification/Sincronización/Sincronización info:eu-repo/classification/Integrated circuits/Integrated circuits info:eu-repo/classification/Oscillators/Oscillators info:eu-repo/classification/Clock networks/Clock networks info:eu-repo/classification/Synchronization/Synchronization info:eu-repo/classification/cti/1 info:eu-repo/classification/cti/22 info:eu-repo/classification/cti/2203 |
| Sumario: | Debido a la tendencia de integrar diversos subsistemas electrónicos y mecánicos complejos en un solo circuito integrado, es necesario alternativas de temporización y sincronización eficientes en velocidad, consumo de potencia y área. En este artículo se propone el uso de osciladores de anillo interconectados y acoplados como redes de generación y distribución de señales de reloj, para la sincronización de sistemas integrados en un mismo chip. Se presentan resultados de simulación HSPICE de redes convencionales y no convencionales diseñadas utilizando parámetros típicos de dos procesos de fabricación de circuitos integrados CMOS pozo N Austria Micro Systems (AMS) 0.35 μm y Berkeley 0.13 μm. En base a resultados experimentales obtenidos de redes de distribución de reloj locales y globales fabricadas con el proceso CMOS de 0.35 μm de AMS, se demuestra que los anillos interconectados y acoplados representan una aproximación apropiada para sistemas integrados en un solo circuito de silicio debido a su buen desempeño, escalabilidad con la tecnología, bajo corrimiento al reloj, alta velocidad, tolerancia a fallas y robustez a variaciones del proceso de fabricación. |
|---|