Accelerating the evolution of a systolic array-based evolvable hardware system
| Autores: | , |
|---|---|
| Tipo de recurso: | artículo |
| Fecha de publicación: | 2018 |
| País: | España |
| Institución: | Universidad Politécnica de Madrid |
| Repositorio: | Archivo Digital UPM |
| OAI Identifier: | oai:oa.upm.es:54982 |
| Acceso en línea: | https://oa.upm.es/54982/ |
| Access Level: | acceso abierto |
| Palabra clave: | FPGA Evolvable hardware Dynamic partial reconfiguration Evolutionary algorithm Systolic array LUT |
| Descripción no disponible. |