Dynamic fine-grain body biasing of caches with latency and leakage 3T1D-based monitors
In this paper, we propose a dynamically tunable fine-grain body biasing mechanism to reduce active & standby leakage power in caches under process variations.
| Autores: | , , , |
|---|---|
| Tipo de recurso: | informe técnico |
| Fecha de publicación: | 2011 |
| País: | España |
| Institución: | Universitat Politècnica de Catalunya (UPC) |
| Repositorio: | UPCommons. Portal del coneixement obert de la UPC |
| Idioma: | inglés |
| OAI Identifier: | oai:upcommons.upc.edu:2117/15019 |
| Acceso en línea: | https://hdl.handle.net/2117/15019 |
| Access Level: | acceso abierto |
| Palabra clave: | DRAM chips Energy consumption Low voltage integrated circuits. SRAM chips Circuits integrats Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors Àrees temàtiques de la UPC::Enginyeria electrònica::Electrònica de potència |
| Sumario: | In this paper, we propose a dynamically tunable fine-grain body biasing mechanism to reduce active & standby leakage power in caches under process variations. |
|---|