Metodología de síntesis para uso de bloques DSP con HDL sobre FPGAS

En el presente trabajo se propone una metodología para sintetizar código en HDL de tal manera que se haga uso de los bloques DSP48E que aparecen en la familia de FPGAs Virtex 5 de Xilinx. Para conseguirlo se modifica el código HDL original para que la herramienta de síntesis sea capaz de reconocer l...

Descripción completa

Detalles Bibliográficos
Autor: Lucas Casamayor, Enrique de
Tipo de recurso: tesis de maestría
Fecha de publicación:2011
País:España
Institución:Universidad Complutense de Madrid (UCM)
Repositorio:Docta Complutense
Idioma:español
OAI Identifier:oai:docta.ucm.es:20.500.14352/46360
Acceso en línea:https://hdl.handle.net/20.500.14352/46360
Access Level:acceso abierto
Palabra clave:004.436.2(043.3)
004.312(043.3)
621.39(043.3)
FPGAs
Compilación Hardware
DSPs
Lenguaje de Descripción Hardware (HDL)
Síntesis de Alto Nivel. FPGAs
Hardware Compilation
Hardware Description Language (HDL)
High Level Synthesis.
Hardware
Sistemas expertos
id ES_e4377481cc84dd6bd73138eba8ea6f2f
oai_identifier_str oai:docta.ucm.es:20.500.14352/46360
network_acronym_str ES
network_name_str España
repository_id_str
spelling Metodología de síntesis para uso de bloques DSP con HDL sobre FPGASLucas Casamayor, Enrique de004.436.2(043.3)004.312(043.3)621.39(043.3)FPGAsCompilación HardwareDSPsLenguaje de Descripción Hardware (HDL)Síntesis de Alto Nivel. FPGAsHardware CompilationHardware Description Language (HDL)High Level Synthesis.HardwareSistemas expertosEn el presente trabajo se propone una metodología para sintetizar código en HDL de tal manera que se haga uso de los bloques DSP48E que aparecen en la familia de FPGAs Virtex 5 de Xilinx. Para conseguirlo se modifica el código HDL original para que la herramienta de síntesis sea capaz de reconocer la parte del código que debe implementarse en los DSPs. En primer lugar se ha intentado conseguir el objetivo empleando construcciones de código HDL con las que XST, herramienta de síntesis de Xilinx, infiere los DSPs. Ante la imposibilidad de obtener ciertas configuraciones específicas para los DSPs se plantea la posibilidad de utilizar la plantilla de macro específica DSP48E, que permite instanciar directamente dichos bloques. Para ello es necesaria una metodología que permite sustituir las operaciones aritmeticológicas más comunes por sus equivalentes mapeadas en un bloque DSP48E. En dicha metodología se proponen transformaciones de código que mantienen la funcionalidad original del diseño y limitan el uso de bloques DSP48E. Los resultados experimentales muestran que los diseños obtenidos con XST al aplicar la metodología utilizan un número de DSPs inferior que el obtenido infiriendo automáticamente los DSP con XST, consiguiéndose además una disminución del área y un aumento de la frecuencia del diseño. [ABSTRACT] This work proposes a methodology to synthesize HDL code in such a way that makes use of the DSP48E blocks presented in the Xilinx Virtex 5 FPGA family. The original HDL code is modified in order to achieve that the synthesis tool is able to recognize the code that must be implemented in the DSP blocks. First we have tried to achieve the objective using HDL code constructs that would infer DSP blocks, directly with the Xilinx Synthesis Tool (XST) . Since it is unable to obtain certain specific settings for the DSP, raises the possibility of using the DSP48E specific macro template, which allows directly instantiate these blocks. This requires a methodology to replace the most common arithmetic operations to the equivalents in the DSP48. In the methodology proposed the code transformations done maintain the original functionality of the design and limit the use of DSP48E blocks. Experimental results show that the designs obtained by applying the methodology within XST use a lower number of DSPs that those obtained automatically by XST. Moreover, in these designs there is a decrease in the area and an increase in the frequency.Sánchez-Élez Martín, MarcosUniversidad Complutense de Madrid20112011-01-0120112011-01-01master thesishttp://purl.org/coar/resource_type/c_bdccinfo:eu-repo/semantics/masterThesisapplication/pdfhttps://hdl.handle.net/20.500.14352/46360reponame:Docta Complutenseinstname:Universidad Complutense de Madrid (UCM)Españolspaopen accesshttp://purl.org/coar/access_right/c_abf2Atribución-NoComercial 3.0 Españahttps://creativecommons.org/licenses/by-nc/3.0/es/info:eu-repo/semantics/openAccessoai:docta.ucm.es:20.500.14352/463602026-06-02T12:44:21Z
dc.title.none.fl_str_mv Metodología de síntesis para uso de bloques DSP con HDL sobre FPGAS
title Metodología de síntesis para uso de bloques DSP con HDL sobre FPGAS
spellingShingle Metodología de síntesis para uso de bloques DSP con HDL sobre FPGAS
Lucas Casamayor, Enrique de
004.436.2(043.3)
004.312(043.3)
621.39(043.3)
FPGAs
Compilación Hardware
DSPs
Lenguaje de Descripción Hardware (HDL)
Síntesis de Alto Nivel. FPGAs
Hardware Compilation
Hardware Description Language (HDL)
High Level Synthesis.
Hardware
Sistemas expertos
title_short Metodología de síntesis para uso de bloques DSP con HDL sobre FPGAS
title_full Metodología de síntesis para uso de bloques DSP con HDL sobre FPGAS
title_fullStr Metodología de síntesis para uso de bloques DSP con HDL sobre FPGAS
title_full_unstemmed Metodología de síntesis para uso de bloques DSP con HDL sobre FPGAS
title_sort Metodología de síntesis para uso de bloques DSP con HDL sobre FPGAS
dc.creator.none.fl_str_mv Lucas Casamayor, Enrique de
author Lucas Casamayor, Enrique de
author_facet Lucas Casamayor, Enrique de
author_role author
dc.contributor.none.fl_str_mv Sánchez-Élez Martín, Marcos
Universidad Complutense de Madrid
dc.subject.none.fl_str_mv 004.436.2(043.3)
004.312(043.3)
621.39(043.3)
FPGAs
Compilación Hardware
DSPs
Lenguaje de Descripción Hardware (HDL)
Síntesis de Alto Nivel. FPGAs
Hardware Compilation
Hardware Description Language (HDL)
High Level Synthesis.
Hardware
Sistemas expertos
topic 004.436.2(043.3)
004.312(043.3)
621.39(043.3)
FPGAs
Compilación Hardware
DSPs
Lenguaje de Descripción Hardware (HDL)
Síntesis de Alto Nivel. FPGAs
Hardware Compilation
Hardware Description Language (HDL)
High Level Synthesis.
Hardware
Sistemas expertos
description En el presente trabajo se propone una metodología para sintetizar código en HDL de tal manera que se haga uso de los bloques DSP48E que aparecen en la familia de FPGAs Virtex 5 de Xilinx. Para conseguirlo se modifica el código HDL original para que la herramienta de síntesis sea capaz de reconocer la parte del código que debe implementarse en los DSPs. En primer lugar se ha intentado conseguir el objetivo empleando construcciones de código HDL con las que XST, herramienta de síntesis de Xilinx, infiere los DSPs. Ante la imposibilidad de obtener ciertas configuraciones específicas para los DSPs se plantea la posibilidad de utilizar la plantilla de macro específica DSP48E, que permite instanciar directamente dichos bloques. Para ello es necesaria una metodología que permite sustituir las operaciones aritmeticológicas más comunes por sus equivalentes mapeadas en un bloque DSP48E. En dicha metodología se proponen transformaciones de código que mantienen la funcionalidad original del diseño y limitan el uso de bloques DSP48E. Los resultados experimentales muestran que los diseños obtenidos con XST al aplicar la metodología utilizan un número de DSPs inferior que el obtenido infiriendo automáticamente los DSP con XST, consiguiéndose además una disminución del área y un aumento de la frecuencia del diseño. [ABSTRACT] This work proposes a methodology to synthesize HDL code in such a way that makes use of the DSP48E blocks presented in the Xilinx Virtex 5 FPGA family. The original HDL code is modified in order to achieve that the synthesis tool is able to recognize the code that must be implemented in the DSP blocks. First we have tried to achieve the objective using HDL code constructs that would infer DSP blocks, directly with the Xilinx Synthesis Tool (XST) . Since it is unable to obtain certain specific settings for the DSP, raises the possibility of using the DSP48E specific macro template, which allows directly instantiate these blocks. This requires a methodology to replace the most common arithmetic operations to the equivalents in the DSP48. In the methodology proposed the code transformations done maintain the original functionality of the design and limit the use of DSP48E blocks. Experimental results show that the designs obtained by applying the methodology within XST use a lower number of DSPs that those obtained automatically by XST. Moreover, in these designs there is a decrease in the area and an increase in the frequency.
publishDate 2011
dc.date.none.fl_str_mv 2011
2011-01-01
2011
2011-01-01
dc.type.none.fl_str_mv master thesis
http://purl.org/coar/resource_type/c_bdcc
dc.type.openaire.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
dc.identifier.none.fl_str_mv https://hdl.handle.net/20.500.14352/46360
url https://hdl.handle.net/20.500.14352/46360
dc.language.none.fl_str_mv Español
spa
language_invalid_str_mv Español
language spa
dc.rights.none.fl_str_mv open access
http://purl.org/coar/access_right/c_abf2
Atribución-NoComercial 3.0 España
https://creativecommons.org/licenses/by-nc/3.0/es/
dc.rights.openaire.fl_str_mv info:eu-repo/semantics/openAccess
rights_invalid_str_mv open access
http://purl.org/coar/access_right/c_abf2
Atribución-NoComercial 3.0 España
https://creativecommons.org/licenses/by-nc/3.0/es/
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Docta Complutense
instname:Universidad Complutense de Madrid (UCM)
instname_str Universidad Complutense de Madrid (UCM)
reponame_str Docta Complutense
collection Docta Complutense
repository.name.fl_str_mv
repository.mail.fl_str_mv
_version_ 1869422571185766400
score 15.300719

Similares en LA Referencia