A nanoscale study of MOSFETs reliability and resistive switching in RRAM devices

El continuo escalado de la tecnología CMOS ha supuesto un gran reto en cuanto a la fiabilidad de dispositivos MOSFET se refiere debido al aumento del campo eléctrico en su interior, el cual ha dado lugar a la aparición de diferentes mecanismos de fallo. Entre los más importantes, destacan los que af...

Descripción completa

Detalles Bibliográficos
Autor: Wu, Qian
Tipo de recurso: tesis doctoral
Fecha de publicación:2017
País:España
Institución:Universitat Autònoma de Barcelona
Repositorio:Dipòsit Digital de Documents de la UAB
Idioma:inglés
OAI Identifier:oai:ddd.uab.cat:175983
Acceso en línea:https://ddd.uab.cat/record/175983
Access Level:acceso abierto
Palabra clave:Fiabilitat dels sistemes
Transistors MOSFET
Microscòpia de força atòmica
Descripción
Sumario:El continuo escalado de la tecnología CMOS ha supuesto un gran reto en cuanto a la fiabilidad de dispositivos MOSFET se refiere debido al aumento del campo eléctrico en su interior, el cual ha dado lugar a la aparición de diferentes mecanismos de fallo. Entre los más importantes, destacan los que afectan al stack de puerta tales como Bias Temperature Instabilities (BTI) y channel hot carrier degradation (CHC). Por otro lado, la reversibilidad en la formación de filamentos conductores (CF) en dieléctricos de puerta ha demostrado ser una alternativa muy importante para aplicaciones de memoria no volátiles futuras, como por ejemplo la tecnología RRAM (Resistive Random Acces Memory), basada en el fenómeno de Resistive Switching (RS). Sin embargo, todavía queda por resolver numerosos retos tecnológicos, como los asociados a los electrodos, dado que el mecanismo de RS se ve fuertemente influenciado por las propiedades de sus materiales. Debido a sus excelentes propiedades, el uso de grafeno como electrodo podría ofrecer grandes ventajas. Sin embargo, la variabilidad y fiabilidad de los dispositivos basados en grafeno es todavía un tema pendiente de resolver. El objetivo de esta tesis es el estudio a la nanoescala de la fiabilidad de transistores MOSFET y del RS apra aplicaciones de memoria. Concretamente se han estudiado los siguientes tópicos. En primer lugar, se ha analizado el impacto de los estresses Bias Temperature Instability (BTI) y Channel Hot Carriers (CHC) en stacks de puerta de transistores MOSFET con CAFM. El CAFM ha demostrado que la degradación inducida durante un estrés NBTI es homogénea a lo largo del canal, mientras que el estrés CHC induce diferentes niveles de degradación, siendo mayor cerca del drenador y la fuente. En segundo lugar, se ha estudiado el impacto de estreses NBTI y CHC en MOSFETs mecánicamente estresados con SiGe en las regiones de drenador y fuente. Los resultados muestran que, aunque los dispositivos estresados mecánicamente tienen una mayor movilidad, son más sensibles a los estreses eléctricos CHC y NBTI. Este efecto se ha observado en mayor medida en dispositivos de canal corto. En los dispositivos estresados por CHC, esta mayor susceptibilidad al estrés eléctrico se ha relacionado con una densidad de defectos mayor cerca de las difusiones, de acuerdo con los datos obtenidos con CAFM. En tercer lugar, se han estudiado spots individuales a la nanoescala y a diferentes temperaturas en capas de SiON sin previo estrés eléctrico. Se han observado conmutaciones RTN entre dos estados de conductividad, que se han asociado a la captura/emisión de cargas en los defectos presentes en el dieléctrico. En cuarto lugar, se ha analizado a la nanoescala filamentos conductores (CFs) en estructuras Ni/HfO2/Si con Resistive Switching mediante CAFM. Se han observado diferencias en la conductividad del CF dependiendo del estado resistivo del dispositivo. Además, para los dos estados resistivos, la conducción a través del CF ha mostrado ser no homogénea. Finalmente, se ha estudiado las propiedades eléctricas y variabilidad de estructuras MIS capacitivas con grafeno como capa interficial entre el dieléctrico de HfO2 y el electrodo de puerta (dispositivos MGIS), así como su viabilidad como dispositivos RRAM. Se ha observado que, con la presencia de la capa interficial de grafeno, es posible medir varios ciclos de RS, mientras que en las estructuras MIS sin grafeno este comportamiento no se detectó. El análisis con CAFM ha mostrado que el grafeno evita la destrucción completa del dieléctrico durante el proceso de formación del CF, confirmando la función protectora del grafeno en estructuras MGIS.

Similares en LA Referencia