| Sumario: | En los últimos años, la información y su análisis se han convertido en la piedra angular del crecimiento de nuestra sociedad, permitiendo la economía compartida, la globalización de productos y conocimientos, etc. Grandes compañías como Amazon, Facebook, Google... que son conscientes del potencial de estos recursos, están desarrollando infraestructuras con el fin de extraer toda la información posible sobre nuestro entorno (Internet de las cosas) o sobre nosotros mismos (redes sociales, teléfonos inteligentes ...), procesar esta información (Big Data Centers) y transmitirla rápidamente y entre cualquier parte del mundo. Sin embargo, la construcción de esta infraestructura requiere cada vez mejores dispositivos electrónicos, que no pueden desarrollarse utilizando las técnicas de escalado convencionales, porque las dimensiones de los dispositivos han alcanzado el rango atómico. Entre las diferentes fuentes de variabilidad, las trampas de interfaz (IT), las distribuciones de dopantes aleatorios (R01) y la rugosidad de borde de línea (LER) se han identificado como las más destacadas. En consecuencia, la comunidad científica está explorando nuevas soluciones mediante sofisticadas técnicas experimentales o software de simulación, con el fin de superar los problemas de escalado. En este contexto, esta tesis estructurada en 7 capítulos, intentará contribuir a resolver este problema, analizando el impacto de las trampas de la interfaz y los defectos en la variabilidad de dispositivos. Para presentar al lector los conceptos fundamentales aplicados en esta tesis, en el capítulo 1 se explica la teoría del transporte de carga a través de una unión Schottky y el transistor de efecto de campo semiconductor de metal-óxido (MOSFET). Además, también se presentan el concepto de variabilidad y diferentes fuentes de variabilidad. En el segundo capítulo, se describen en detalle las técnicas de caracterización avanzada, como la microscopía de fuerza atómica conductiva (CAFM) para obtener información a nanoescala. Después de eso, se explica el simulador TCAD de dispositivos ATLAS y sus limitaciones, el cual es usado en esta tesis. El tercer capítulo está dedicado a describir el impacto de los defectos (threading dislocations) en la conducción a través de un contacto Schottky. Aquí, diferentes mecanismos de conducción que están asociados a la conducción a través de áreas con TD y sin TD son analizados demostrando que el área con alta densidad de TD muestra mayor corriente de fuga. En el capítulo cuatro, las técnicas de caracterización explicadas en el capítulo 2 se utilizan para obtener información a nanoescala. Para introducir esta información al simulador TCAD, se desarrollaron dos herramientas de software que son explicadas. Finalmente, la variabilidad de dispositivos MOSFET se estudia teniendo en cuenta los datos experimentales a nanoescala. En el capítulo cinco, se analiza la influencia de las trampas de interfaz en la variabilidad del dispositivo. En primer lugar, se estudia el impacto de las cargas fijas discretas de la interfaz en dispositivos MOSFET de tecnología de 65 nm con diferentes dimensiones (variabilidad tiempo-cero), donde una desviación de la ley de Pelgrom se prueba mediante datos experimentales y de simulación TCAD. A continuación, el comportamiento dinámico de las trampas se analiza mediante las simulaciones transitorias TCAD, con el fin de estimar sus parámetros físicos de trampas a partir de parámetros empíricos. El último capítulo de resultados está dedicado a estudiar el compromiso entre el rendimiento y el consumo de potencia en (Silicon On Insulator) SOI MOSFET cuando se opera en un voltaje cercano al umbral. Además, también se analiza el impacto de las trampas de interfaz en el rendimiento y el consumo de potencia del dispositivo. Finalmente, en el último capítulo, se destacan las conclusiones más relevantes de esta tesis.
|
|---|
