High-performance architectures for high-radix switches

Para beneficiarse de una reducción en la latencia así como disminuir tanto el consumo como el coste, el número óptimo de puertos de un conmutador ha ido aumentando a lo largo del tiempo. Sin embargo, las arquitecturas tradicionales se han quedado atrás bien por bajo rendimiento o bien por problemas...

Descripción completa

Detalles Bibliográficos
Autor: Mora Porta, Gaspar
Tipo de recurso: tesis doctoral
Fecha de publicación:2009
País:España
Institución:Universitat Politècnica de València (UPV)
Repositorio:RiuNet. Repositorio Institucional de la Universitat Politécnica de Valéncia
Idioma:inglés
OAI Identifier:oai:riunet.upv.es:10251/4335
Acceso en línea:https://riunet.upv.es/handle/10251/4335
Access Level:acceso abierto
Palabra clave:High-radix
Switch
Conmutador de grado elevado
Control de la congestion
Congestion management
ARQUITECTURA Y TECNOLOGIA DE COMPUTADORES
3304 - Tecnología de los ordenadores
330406 - Arquitectura de ordenadores
330413 - Dispositivos de transmisión de datos
id ES_b52b1bc7c8a577dcec65a40f4431f88f
oai_identifier_str oai:riunet.upv.es:10251/4335
network_acronym_str ES
network_name_str España
repository_id_str
spelling High-performance architectures for high-radix switchesMora Porta, GasparHigh-radixSwitchConmutador de grado elevadoControl de la congestionCongestion managementARQUITECTURA Y TECNOLOGIA DE COMPUTADORES3304 - Tecnología de los ordenadores330406 - Arquitectura de ordenadores330413 - Dispositivos de transmisión de datosPara beneficiarse de una reducción en la latencia así como disminuir tanto el consumo como el coste, el número óptimo de puertos de un conmutador ha ido aumentando a lo largo del tiempo. Sin embargo, las arquitecturas tradicionales se han quedado atrás bien por bajo rendimiento o bien por problemas de escalabilidad con el número de puertos. En esta Tesis se propone una nueva arquitectura de conmutador válida para conmutadores de elevado grado llamada Partitioned Crossbar Input Queued (PCIQ). Esta arquitectura resuelve el problema de los excesivos requerimientos de memoria en el diseño de arquitecturas de elevado grado. Además PCIQ define una nueva familia de arquitecturas de conmutador. PCIQ se basa en un particionado inteligente del crossbar, dividiéndolo en sub-crossbars, requiriendo menos recursos de memoria que las otras propuestas para conmutadores de elevado grado y que consigue una mayor eficiencia debido en parte a un incremento en la eficiencia de los árbitros empleados en el diseño. En este sentido, PCIQ emplea dos árbitros con prioridad rotativa (uno para cada sub-crossbar) que presentan un coste lineal y una respuesta en el tiempo logarítmica conforme aumenta el número de puertos del conmutador. Además PCIQ tiene un coste (medido en términos de requerimientos de memoria, complejidad del crossbar y complejidad en el arbitraje) similar o incluso menor que organizaciones básicas como CIOQ. No obstante PCIQ es capaz de conseguir máxima eficiencia para distribuciones de tráfico uniforme. El bloqueo por paquete al principio de cola (o HOL en inglés) reduce dramáticamente el rendimiento del conmutador. Las soluciones tradicionales para eliminar el bloqueo por HOL no son escalables con el número de puertos o requieren arquitecturas complejas. En esta Tesis se propone una técnica de control de la congestión que elimina el bloqueo por HOL llamada RECN-IQ. RECN-IQ está diseñada para conmutadores con memorias sólo a la entrada y es una técnica altamente eficienteUniversitat Politècnica de ValènciaFlich Cardo, JoséDuato Marín, José FranciscoDepartamento de Informática de Sistemas y ComputadoresEscuela Técnica Superior de Ingeniería InformáticaGrupo de Arquitecturas ParalelasRepositorio Institucional de la Universitat Politècnica de València Riunet20092009-04-0220092009-01-16doctoral thesishttp://purl.org/coar/resource_type/c_db06AMhttp://purl.org/coar/version/c_ab4af688f83e57aainfo:eu-repo/semantics/doctoralThesisapplication/pdftext/plaintext/plaintext/plainapplication/pdfhttps://riunet.upv.es/handle/10251/4335reponame:RiuNet. Repositorio Institucional de la Universitat Politécnica de Valénciainstname:Universitat Politècnica de València (UPV)Inglésengopen accesshttp://purl.org/coar/access_right/c_abf2Reserva de todos los derechoshttp://rightsstatements.org/vocab/InC/1.0/info:eu-repo/semantics/openAccessoai:riunet.upv.es:10251/43352026-06-13T07:49:27Z
dc.title.none.fl_str_mv High-performance architectures for high-radix switches
title High-performance architectures for high-radix switches
spellingShingle High-performance architectures for high-radix switches
Mora Porta, Gaspar
High-radix
Switch
Conmutador de grado elevado
Control de la congestion
Congestion management
ARQUITECTURA Y TECNOLOGIA DE COMPUTADORES
3304 - Tecnología de los ordenadores
330406 - Arquitectura de ordenadores
330413 - Dispositivos de transmisión de datos
title_short High-performance architectures for high-radix switches
title_full High-performance architectures for high-radix switches
title_fullStr High-performance architectures for high-radix switches
title_full_unstemmed High-performance architectures for high-radix switches
title_sort High-performance architectures for high-radix switches
dc.creator.none.fl_str_mv Mora Porta, Gaspar
author Mora Porta, Gaspar
author_facet Mora Porta, Gaspar
author_role author
dc.contributor.none.fl_str_mv Flich Cardo, José
Duato Marín, José Francisco
Departamento de Informática de Sistemas y Computadores
Escuela Técnica Superior de Ingeniería Informática
Grupo de Arquitecturas Paralelas
Repositorio Institucional de la Universitat Politècnica de València Riunet
dc.subject.none.fl_str_mv High-radix
Switch
Conmutador de grado elevado
Control de la congestion
Congestion management
ARQUITECTURA Y TECNOLOGIA DE COMPUTADORES
3304 - Tecnología de los ordenadores
330406 - Arquitectura de ordenadores
330413 - Dispositivos de transmisión de datos
topic High-radix
Switch
Conmutador de grado elevado
Control de la congestion
Congestion management
ARQUITECTURA Y TECNOLOGIA DE COMPUTADORES
3304 - Tecnología de los ordenadores
330406 - Arquitectura de ordenadores
330413 - Dispositivos de transmisión de datos
description Para beneficiarse de una reducción en la latencia así como disminuir tanto el consumo como el coste, el número óptimo de puertos de un conmutador ha ido aumentando a lo largo del tiempo. Sin embargo, las arquitecturas tradicionales se han quedado atrás bien por bajo rendimiento o bien por problemas de escalabilidad con el número de puertos. En esta Tesis se propone una nueva arquitectura de conmutador válida para conmutadores de elevado grado llamada Partitioned Crossbar Input Queued (PCIQ). Esta arquitectura resuelve el problema de los excesivos requerimientos de memoria en el diseño de arquitecturas de elevado grado. Además PCIQ define una nueva familia de arquitecturas de conmutador. PCIQ se basa en un particionado inteligente del crossbar, dividiéndolo en sub-crossbars, requiriendo menos recursos de memoria que las otras propuestas para conmutadores de elevado grado y que consigue una mayor eficiencia debido en parte a un incremento en la eficiencia de los árbitros empleados en el diseño. En este sentido, PCIQ emplea dos árbitros con prioridad rotativa (uno para cada sub-crossbar) que presentan un coste lineal y una respuesta en el tiempo logarítmica conforme aumenta el número de puertos del conmutador. Además PCIQ tiene un coste (medido en términos de requerimientos de memoria, complejidad del crossbar y complejidad en el arbitraje) similar o incluso menor que organizaciones básicas como CIOQ. No obstante PCIQ es capaz de conseguir máxima eficiencia para distribuciones de tráfico uniforme. El bloqueo por paquete al principio de cola (o HOL en inglés) reduce dramáticamente el rendimiento del conmutador. Las soluciones tradicionales para eliminar el bloqueo por HOL no son escalables con el número de puertos o requieren arquitecturas complejas. En esta Tesis se propone una técnica de control de la congestión que elimina el bloqueo por HOL llamada RECN-IQ. RECN-IQ está diseñada para conmutadores con memorias sólo a la entrada y es una técnica altamente eficiente
publishDate 2009
dc.date.none.fl_str_mv 2009
2009-04-02
2009
2009-01-16
dc.type.none.fl_str_mv doctoral thesis
http://purl.org/coar/resource_type/c_db06
AM
http://purl.org/coar/version/c_ab4af688f83e57aa
dc.type.openaire.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
dc.identifier.none.fl_str_mv https://riunet.upv.es/handle/10251/4335
url https://riunet.upv.es/handle/10251/4335
dc.language.none.fl_str_mv Inglés
eng
language_invalid_str_mv Inglés
language eng
dc.rights.none.fl_str_mv open access
http://purl.org/coar/access_right/c_abf2
Reserva de todos los derechos
http://rightsstatements.org/vocab/InC/1.0/
dc.rights.openaire.fl_str_mv info:eu-repo/semantics/openAccess
rights_invalid_str_mv open access
http://purl.org/coar/access_right/c_abf2
Reserva de todos los derechos
http://rightsstatements.org/vocab/InC/1.0/
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
text/plain
text/plain
text/plain
application/pdf
dc.publisher.none.fl_str_mv Universitat Politècnica de València
publisher.none.fl_str_mv Universitat Politècnica de València
dc.source.none.fl_str_mv reponame:RiuNet. Repositorio Institucional de la Universitat Politécnica de Valéncia
instname:Universitat Politècnica de València (UPV)
instname_str Universitat Politècnica de València (UPV)
reponame_str RiuNet. Repositorio Institucional de la Universitat Politécnica de Valéncia
collection RiuNet. Repositorio Institucional de la Universitat Politécnica de Valéncia
repository.name.fl_str_mv
repository.mail.fl_str_mv
_version_ 1869417321097854976
score 15.300719

Similares en LA Referencia