Desarrollo de un labtool sobre Zynq UltraScale+ para comunicaciones multipunto y tranmisiones multigigabit
[ES] Este trabajo final de máster presenta el desarrollo de una herramienta de laboratorio (labtool) basada en una FPGA Zynq UltraScale+ para la validación de comunicaciones multipunto y enlaces de transmisión multigigabit, orientada a entornos de simulación en electrónica espacial. El desarrollo se...
| Autor: | |
|---|---|
| Tipo de recurso: | tesis de maestría |
| Fecha de publicación: | 2025 |
| País: | España |
| Institución: | Universitat Politècnica de València (UPV) |
| Repositorio: | RiuNet. Repositorio Institucional de la Universitat Politécnica de Valéncia |
| Idioma: | español |
| OAI Identifier: | oai:riunet.upv.es:10251/227871 |
| Acceso en línea: | https://riunet.upv.es/handle/10251/227871 |
| Access Level: | acceso abierto |
| Palabra clave: | Field Programmable Gate Array (FPGA) Codiseño Aurora Comunicaciones multipunto Transceiver Labtool Petalinux High Speed Serial Link (HSSL) SpaceWire (SpW) Codesign Multicast Communications Multigigabit (MGB) Herramienta de laboratorio Programmable logic (PL) Zynq UltraScale+ Máster Universitario en Ingeniería de Sistemas Electrónicos-Màster Universitari en Enginyeria de Sistemes Electrònics |
| Sumario: | [ES] Este trabajo final de máster presenta el desarrollo de una herramienta de laboratorio (labtool) basada en una FPGA Zynq UltraScale+ para la validación de comunicaciones multipunto y enlaces de transmisión multigigabit, orientada a entornos de simulación en electrónica espacial. El desarrollo se ha realizado en el marco de uno de los proyectos de la empresa Tecnobit – Grupo Oesía, dentro del equipo de espacio y tecnologías fotónicas. El planteamiento del problema incluye un estudio de alternativas. Sobre este análisis de alternativas, se decide adoptar el protocolo SpaceWire para las comunicaciones punto a punto, y el protocolo Aurora 8B/10B para las comunicaciones Multigigabit (MGB), que se implementará para un transceptor GTH de la FPGA. El sistema propuesto se implementa sobre una placa de evaluación ZCU102, que integra una arquitectura heterogénea con lógica programable (PL) y procesador embebido (PS). El trabajo desarrollado abarca el diseño hardware en VHDL usando Vivado, tanto para la transmisión de datos con Aurora, como para su control; la implementación de controladores software en C usando Vitis, para la gestión del flujo de datos desde memoria DDR4, y por último, la integración de estas funcionalidades con el resto del sistema. |
|---|