Gestor de tareas para hardware dinámicamente reconfigurable 2D
El proyecto consiste en una simulación de un gestor para tareas que han de ejecutarse en una FPGA. Para manejar el espacio libre disponible para ubicar las tareas dentro de la FPGA, se propone una estructura de datos, llamada Conjunto de Listas de Vértices (VLS); mediante la cuál se puede conocer la...
| Autor: | |
|---|---|
| Tipo de recurso: | tesis de maestría |
| Fecha de publicación: | 2007 |
| País: | España |
| Institución: | Universidad Complutense de Madrid (UCM) |
| Repositorio: | Docta Complutense |
| Idioma: | español |
| OAI Identifier: | oai:docta.ucm.es:20.500.14352/54513 |
| Acceso en línea: | https://hdl.handle.net/20.500.14352/54513 |
| Access Level: | acceso abierto |
| Palabra clave: | 004.3 004.312 Hardware dinámicamente reconfigurable 2D Gestor de tareas FPGA Conjunto de Listas de Vértices VLS Hardware |
| Sumario: | El proyecto consiste en una simulación de un gestor para tareas que han de ejecutarse en una FPGA. Para manejar el espacio libre disponible para ubicar las tareas dentro de la FPGA, se propone una estructura de datos, llamada Conjunto de Listas de Vértices (VLS); mediante la cuál se puede conocer la cantidad de espacio libre y la forma que tiene este espacio. Si no usáramos esta estructura, habría que recorrer toda la FPGA para saber qué posiciones están ocupadas, y posteriormente considerar qué posiciones son capaces de alojar la tarea, con el coste tan elevado que esto requiere en tiempo y espacio. Si se optara, por utilizar rectángulos para representar el espacio libre, como se propone en [BKKR2000], el coste para gestionarlos es bastante elevado. |
|---|