Binary division power models for high-level power estimation of FPGA-based DSP circuits
| Autores: | , , |
|---|---|
| Tipo de recurso: | artículo |
| Fecha de publicación: | 2014 |
| País: | España |
| Institución: | Universidad Politécnica de Madrid |
| Repositorio: | Archivo Digital UPM |
| OAI Identifier: | oai:oa.upm.es:86218 |
| Acceso en línea: | https://oa.upm.es/86218/ |
| Access Level: | acceso abierto |
| Palabra clave: | Binary dividers dynamic power estimation field-programmable gate arrays (FPGAs) |
| Descripción no disponible. |