TCAD study of interface traps-related variability in ultra-scaled MOSFETs
El trabajo desarrollado en esta tesis se ha enfocado en el análisis y estudio del impacto que tienen en la variabilidad de MOSFETs ultraescalados el número y la distribución espacial de las trampas interficiales. En los estudios realizados, el número de localizaciones en las que las trampas estaban...
| Autor: | |
|---|---|
| Tipo de recurso: | tesis doctoral |
| Fecha de publicación: | 2016 |
| País: | España |
| Institución: | Universitat Autònoma de Barcelona |
| Repositorio: | Dipòsit Digital de Documents de la UAB |
| Idioma: | inglés |
| OAI Identifier: | oai:ddd.uab.cat:175865 |
| Acceso en línea: | https://ddd.uab.cat/record/175865 |
| Access Level: | acceso abierto |
| Palabra clave: | Disseny assistit per ordinador Enginyeria assistida per ordinador Transistors MOSFET |
| Sumario: | El trabajo desarrollado en esta tesis se ha enfocado en el análisis y estudio del impacto que tienen en la variabilidad de MOSFETs ultraescalados el número y la distribución espacial de las trampas interficiales. En los estudios realizados, el número de localizaciones en las que las trampas estaban ubicadas se varió, pero siempre se mantuvo la carga total constante, definiendo diferentes densidades de trampas según el número de localizaciones analizado. Inicialmente se realizaron simulaciones en 2D de trampas interficiales situadas a lo largo del canal del transistor y se analizó su influencia en Vth. Se analizaron los casos de una sola localización, analizando la influencia de la longitud de canal y tensión de drenador, 2 y múltiples localizaciones. Posteriormente, el análisis se extendió a simulaciones en 3D, simulando trampas interficiales distribuidas a lo largo y ancho del transistor. Finalmente, se analizó el efecto de trampas interficiales no solo en Vth si no también en Ion. Para tener una visión más realista del efecto de las trampas interficiales en la variabilidad del transistor MOSFET ultrescalado, se extendió el estudio a simulaciones en 3D de un dispositivo de WxL = 50nm x 20nm. Los resultados mostraron que la localización de las trampas a lo largo del canal tiene más influencia que su posición a lo ancho del canal. Además, para el caso de considerar dos trampas, se observó que si estaban muy juntas su influencia es menor que si están suficientemente separadas. Los resultados se interpretaron en términos de cambios en el área de barrera de potencial creados según la posición de las trampas. Se simularon dispositivos con diferente número de localizaciones en posiciones aleatorias y se observó un efecto 'turn around' en la dependencia de Vth (valor medio) y σVth. El incremento inicial en Vth se atribuyó a un incremento del área de la barrera efectiva con el número de localizaciones. El decremento posterior observado en Vth al aumentar el número de localizaciones se atribuyó a un aumento de la probabilidad de tener trampas muy cerca unas de otras resultando en una disminución del área de la barrera, junto con el escalado en carga en cada localización. También se observó que σVth sigue la ley de Pelgrom y que la anchura del dispositivo juega un papel dominante en esta dependencia. Por otro lado, también se ha observado que la distribución espacial de trampas afecta a la corriente Ion. Los resultados mostraron que la localización de trampas a lo largo del canal influye fundamentalmente en Vth, mientras que la distribución de trampas a lo ancho del canal afecta sobre todo a Ion. Estas dependencias explican las asimetrías encontrados en las características Id-Vg de los transistores. El trabajo se podría continuar analizando el impacto de distribuciones de trampas en condiciones dinámicas, como ocurre en los mecanismos de RTN o el BTI. La principal aplicabilidad de los resultados de esta tesis se sitúa en el campo de la fiabilidad de MOSFETs ultrescalados. Las aportaciones hechas en esta tesis contribuyen a entender el efecto del número distribución espacial de trampas interficiales, que pueden originarse con mecanismos que pueden reducir la fiabilidad como Bias Temperature Instabilities (BTI), Hot Carrier Injection (HCI) o Random Telegraph Noise (RTN), en la dispersión de las características de transistores MOSFET. |
|---|