Desarrollo de aceleradores hardware con técnicas de High-Level Synthesis: exploración de alternativas con paralelismo explícito y ejecución escalable
| Autor: | |
|---|---|
| Tipo de recurso: | tesis de maestría |
| Fecha de publicación: | 2016 |
| País: | España |
| Institución: | Universidad Politécnica de Madrid |
| Repositorio: | Archivo Digital UPM |
| OAI Identifier: | oai:oa.upm.es:44649 |
| Acceso en línea: | https://oa.upm.es/44649/ |
| Access Level: | acceso abierto |
| Palabra clave: | Aceleración hardware High-Level Synthesis paralelismo OpenCL FPGA sistemas embebidos. |
| Descripción no disponible. |