Reporte de formación complementaria en área de concentración en diseño de circuitos integrados
Trabajo en el que se exponen los tres proyectos más representativos del área de concentración de Diseño de Circuitos Integrados Analógicos elaborados a lo largo del programa de la Maestría en Diseño Electrónico. Estos proyectos permitieron explorar el flujo de diseño de un circuito analógico. Se tra...
| Author: | |
|---|---|
| Format: | master thesis |
| Status: | Published version |
| Publication Date: | 2017 |
| Country: | México |
| Institution: | Instituto Tecnológico y de Estudios Superiores de Occidente |
| Repository: | Repositorio Institucional del ITESO |
| Language: | Spanish |
| OAI Identifier: | oai:rei.iteso.mx:11117/4388 |
| Online Access: | http://hdl.handle.net/11117/4388 |
| Access Level: | Open access |
| Keyword: | Circuitos Analógicos Diseño de Circuitos Circuitos Integrados |
| Summary: | Trabajo en el que se exponen los tres proyectos más representativos del área de concentración de Diseño de Circuitos Integrados Analógicos elaborados a lo largo del programa de la Maestría en Diseño Electrónico. Estos proyectos permitieron explorar el flujo de diseño de un circuito analógico. Se trabajó desde la definición del concepto y la arquitectura, el diseño de esquemáticos y la caracterización “pre-layout”, hasta la extracción de elementos parásitos y la correspondiente simulación y validación “post-layout” del circuito. El primero de los proyectos se enfocó en el diseño de un bloque fundamental dentro de las interfaces de memoria DDR2 como lo es el IO driver o IO buffer. En él se propuso un diseño con un sistema de calibración para el manejo de una línea de transmisión con impedancia característica variable. Para el segundo y tercer proyecto se desarrollaron bloques típicos de una red de distribución de reloj que permiten minimizar el retardo de propagación de dichas señales y reducir las emisiones de interferencia electromagnética (EMI) mediante técnicas de modulación. |
|---|