Diseño de circuitos electrónicos de ultra-bajo consumo en tecnologías nanométricas
El escalado de los procesos de fabricación de semiconductores, predicho por el Dr. Moore en los años sesenta, ha tenido un gran impacto en el desarrollo de la electrónica integrada actual. Por una parte, la reducción del tamaño de los transistores ha permitido incrementar la densidad de integración,...
| Author: | |
|---|---|
| Format: | doctoral thesis |
| Status: | Published version |
| Publication Date: | 2016 |
| Country: | España |
| Institution: | Universidad de Sevilla (US) |
| Repository: | idUS. Depósito de Investigación de la Universidad de Sevilla |
| OAI Identifier: | oai:idus.us.es:11441/52366 |
| Online Access: | http://hdl.handle.net/11441/52366 |
| Access Level: | Open access |
| Keyword: | Diseño microelectrónico Circuitos integrados |
| Summary: | El escalado de los procesos de fabricación de semiconductores, predicho por el Dr. Moore en los años sesenta, ha tenido un gran impacto en el desarrollo de la electrónica integrada actual. Por una parte, la reducción del tamaño de los transistores ha permitido incrementar la densidad de integración, dando la posibilidad a los diseñadores de introducir un mayor número de funcionalidades dentro de una misma área. Por otro lado, este fenómeno ha llevado consigo una reducción de los costes asociados a la fabricación, logrando abaratar el producto final. Esta continua evolución e incremento de la funcionalidad dentro de un mismo circuito integrado, implica, a su vez, un aumento de la complejidad a la hora de planificar la generación y distribución de las distintas tensiones de alimentación, necesarias para cada uno de los bloques incluidos en el chip. Esto provoca que las especificaciones de ruido, regulación y/o estabilidad asociadas a cada dominio de alimentación varíen según la naturaleza del sistema al que se pretende alimentar. Por esta razón, los circuitos destinados a la gestión de la potencia han tomado una mayor relevancia en los últimos años, puesto que las restricciones impuestas por los sistemas integrados son cada vez mayores. Dentro de los circuitos destinados a la gestión de potencia, los reguladores lineales y, en concreto, los de bajo dropout se corresponden con un bloque básico, ya que permiten la generación de tensiones de alimentación muy estables, precisas y de bajo ruido. Estas características los convierten en el circuito ideal para alimentar a sistemas analógicos o de radio-frecuencia, muy sensibles a variaciones de la alimentación. Otra característica de estos bloques, que ha provocado el creciente interés de la comunidad científica en ellos, es la posibilidad de poder integrarlos sin necesidad de incluir ningún dispositivo externo, con el consecuente ahorro económico y de área en la tarjeta impresa. Sin embargo, dentro de los inconvenientes cabe destacar dos. Por una parte, la eficiencia máxima teórica que pueden lograr es baja frente a soluciones basadas en capacidades conmutadas o inductores. Por otro lado, al buscarse un esquema de compensación interna, el polo dominante del sistema viene fijado por un nodo interno del circuito, provocando que el polo no-dominante esté dominado por la carga. Esto se traduce en un gran problema de estabilidad, debido a que las variaciones que sufre la carga se traducen en un desplazamiento en frecuencia del polo no dominante, degradando el margen de fase de todo el sistema. Según lo descrito anteriormente, esta investigación se ha centrado en el estudio de reguladores lineales de tipo Low-DropOut o LDO compensados internamente y sus propiedades, dada la problemática de este tipo de celdas cuando se busca minimizar su consumo quiescente. Para ello, uno de los objetivos marcados versa sobre la búsqueda de topologías alternativas que permitan el diseño de LDOs de altas prestaciones, sin suponer un incremento del consumo quiescente y que sean válidos para entornos de baja tensión de alimentación. En este sentido, se ha apostado por el uso de la celda Flipped Voltage Follower como regulador debido a su baja impendancia de salida, gran estabilidad y sencillez. Una segunda línea, se ha centrado en la búsqueda de esquemas de compensación simples que permitan extender la estabilidad de este tipo de regulador en todo el rango de funcionamiento. Para ello, se ha explorado un esquema basado en la compensación clásica de Miller donde se ha utilizado un esquema de replica para ajustar de forma dinámica el valor de la resistencia según la carga del sistema. Por último, con el objetivo de minimizar lo máximo posible el consumo quiescente de los reguladores LDOs sin degradar las prestaciones de la respuesta transitoria, se ha explorado el uso de buffers clase AB para gestionar la puerta del transistor de paso. Esta técnica permite mejorar la respuesta transitoria, al ser capaz de crear corrientes elevadas durante las transiciones sin necesidad de penalizar la eficiencia del regulador. |
|---|