Mecanismo de detección de violaciones de atomicidad de reducido coste hardware
Con la difusión de los procesadores multicore los fallos de concurrencia se han convertido en un problema desafiante. De entre ellos son especialmente problemáticas las violaciones de atomicidad, que suponen un 66% de los fallos de concurrencia que no son interbloqueos. En este trabajo presentamos u...
| Autor: | |
|---|---|
| Tipo de recurso: | tesis de maestría |
| Fecha de publicación: | 2010 |
| País: | España |
| Institución: | Universidad Complutense de Madrid (UCM) |
| Repositorio: | Docta Complutense |
| Idioma: | español |
| OAI Identifier: | oai:docta.ucm.es:20.500.14352/46261 |
| Acceso en línea: | https://hdl.handle.net/20.500.14352/46261 |
| Access Level: | acceso abierto |
| Palabra clave: | 004.31(043.3) Errores de concurrencia Coherencia cache Depuración Detección de errores Violaciones de atomicidad Carreras de datos Arquitecturas multicore Soporte hardware Concurrency bugs Cache coherence Debugging Bug detection Atomicity violations Data races Multicore arquitectures Hardware support Hardware Sistemas expertos |
| Sumario: | Con la difusión de los procesadores multicore los fallos de concurrencia se han convertido en un problema desafiante. De entre ellos son especialmente problemáticas las violaciones de atomicidad, que suponen un 66% de los fallos de concurrencia que no son interbloqueos. En este trabajo presentamos un algoritmo que es capaz de detectar violaciones de atomicidad que afectan a una variable compartida. Para llevar a cabo la detección empleamos el mínimo soporte hardware, utilizando la información que nos ofrece el protocolo de coherencia cache. [ABSTRACT] With multicore processors becoming widespread, concurrency bugs have become a challenging problem. Betweem them, atomicity violations are specially problematic and they account for the 66% of all the concurrency bugs, excluding deadlocks. In this work we introduce an algorithm wich can detect atomicity violations concerning one shared variable. To achieve the detection we use the minimal hardware support, using information collected from the cache coherence protocol. |
|---|