Parallel post-processing solution for GNSS-R instrument

Las se˜nales de banda trasmitidas por los sistemas de navegaci´on global por sat´elite (GNSS, Global Navigation Satellites Systems) permiten averiguar algunas de las propiedades geof´ısicas de la Tierra al reflejarse en su superficie. Este concepto se llama reflectometr´ıa GNSS (GNSS-R) o sistema de...

Descripción completa

Detalles Bibliográficos
Autor: Yi, Guo
Tipo de recurso: tesis doctoral
Estado:Versión publicada
Fecha de publicación:2011
País:España
Institución:CBUC, CESCA
Repositorio:TDR. Tesis Doctorales en Red
OAI Identifier:oai:www.tdx.cat:10803/83980
Acceso en línea:http://hdl.handle.net/10803/83980
Access Level:acceso abierto
Palabra clave:Microelectronic
Remote sensing
GNSS-R
Tecnologies
621.3
Descripción
Sumario:Las se˜nales de banda trasmitidas por los sistemas de navegaci´on global por sat´elite (GNSS, Global Navigation Satellites Systems) permiten averiguar algunas de las propiedades geof´ısicas de la Tierra al reflejarse en su superficie. Este concepto se llama reflectometr´ıa GNSS (GNSS-R) o sistema de interferometr´ıa y reflectometr´ıa pasivo (PARIS, Passive Reflectometry and Interferometry System). Una serie de receptores GNSS-R especializados se encargan de procesar las se˜nales recogidas. Esta tesis se centra en el dise˜no de dichos receptores, que permite principalmente procesar a posteriori los datos GNSS-R obtenidos, con el objetivo de reducir la tasa de transferencia de datos sostenida (sustained data throughput) del dispositivo, que es de alrededor de varios MB/s. Dicha cantidad de datos afecta enormemente al dise˜no de receptores GNSS-R. En nuestro trabajo, hemos tomado como ejemplo de dise˜no de receptores GNSSR el receptor GOLD-RTR (GPS Open-Loop Differential Real Time Receiver), dise˜nado, desarrollado y construido en el ICE (IEEC-CSIC). El problema al que nos enfrentamos es el siguiente: disponemos de un sistema que produce 12.8 Mb/s de forma sostenida y necesitamos reducir su magnitud tres veces mediante la aplicaci´on de algoritmos de integraci´on adecuados, que discutimos m´as adelante. Las investigaciones realizadas durante mi doctorado, centradas en un tema muy amplio, las he aplicado al estudio y tratamiento de la plataforma de dise˜no del hardware correspondiente. El tema desarrollado fue el uso del paralelismo para el sistema de post-procesamiento GNSS-R, con especial atenci´on a los algoritmos de integraci´on. El tema del paralelismo se considera un aspecto problem´ atico de m´ultiples dimensiones, siendo las m´as tratadas la del dise˜no de tareas y de memoria. Se desarroll ´o una plataforma SMLOL (Symmetric Multi-Leon3 On Linux) para tratar los problemas de sincronizaci´on de la aplicaci´on GNSS-R. Aqu´ı se trat´o el uso del paralelismo para el sistema de tareas, con especial atenci´on al esquema SMP (Symmetric MultiProcessing) convencional. Como problema multitarea, evaluamos la carga computacional y el rendimiento del sistema y comprobamos las congestiones del sistema. Sin embargo, el desequilibrio en la carga de trabajo del dise˜no del hardware(en procesadores, memoria cach´e, memoria principal y buses) no se puede solucionar fundamentalmente mediante una metodolog´ıa aplicada al software. Posteriormente se desarroll ´o la plataforma HTPCP (Heterogeneous Transmission and Parallel Computing Platform) para equilibrar la carga de trabajo de transmisi´on y computacional. En este caso, se trat´o el uso del paralelismo con relaci´on a la memoria del sistema. Segu´n los resultados de simulacio´n obtenidos con el emulador MPARM, construimos y optimizamos el sistema de jerarqu´ıa de memoria, para eliminar la tasa de ocupaci´on del bus y el tiempo de acceso a la memoria entre la memoria cach´e y la memoria principal. Asimismo, en relaci´on con el problema de congesti´on en el bus, implementamos dos tipos de elementos: elementos de transmisi´on (TEs) y elementos de procesamiento (PEs), as´ı como varios dise˜nos de interfaces: interfaz MPI (Massage Passing Interface) e interfaz FSL (Fast Simplex Link) en HTPCP. La soluci´on deseada era dise˜nar, construir y probar un sistema con capacidad para reducir tres veces la magnitud del flujo de informaci´on mediante algoritmos de post-procesamiento aut´onomos.

Similares en LA Referencia