On the scalability of evolvable hardware architectures: comparison of systolic array and Cartesian genetic programming
| Autores: | , , |
|---|---|
| Tipo de recurso: | artículo |
| Fecha de publicación: | 2018 |
| País: | España |
| Institución: | Universidad Politécnica de Madrid |
| Repositorio: | Archivo Digital UPM |
| OAI Identifier: | oai:oa.upm.es:52974 |
| Acceso en línea: | https://oa.upm.es/52974/ |
| Access Level: | acceso abierto |
| Palabra clave: | FPGA Evolvable hardware Dynamic partial reconfiguration Systolic array Cartesian genetic programming Scalability |
| Descripción no disponible. |