Caracterització elèctrica de circuits CMOS digitals amb defectes tipus pont: implicacions al test per corrent quiescent

La tesis contribuye a los esfuerzos dirigidos a la consecución de modelaciones precisas de los fallos de tipo puente. La tecnología de los circuitos digitales considerados es la CMOS estática. En la tesis se utiliza un modelo eléctrico realista para los puentes consistentes en una conexión resistiva...

Descripción completa

Detalles Bibliográficos
Autor: Rodríguez Montañés, Rosa
Tipo de recurso: tesis doctoral
Estado:Versión publicada
Fecha de publicación:1992
País:España
Institución:CBUC, CESCA
Repositorio:TDR. Tesis Doctorales en Red
OAI Identifier:oai:www.tdx.cat:10803/6362
Acceso en línea:http://www.tdx.cat/TDX-0722109-133205
http://hdl.handle.net/10803/6362
https://dx.doi.org/10.5821/dissertation-2117-93674
Access Level:acceso abierto
Palabra clave:621.3
id ES_4010df0eb31b6c4b7d0819bc7b4b74cd
oai_identifier_str oai:www.tdx.cat:10803/6362
network_acronym_str ES
network_name_str España
repository_id_str
spelling Caracterització elèctrica de circuits CMOS digitals amb defectes tipus pont: implicacions al test per corrent quiescentRodríguez Montañés, Rosa621.3La tesis contribuye a los esfuerzos dirigidos a la consecución de modelaciones precisas de los fallos de tipo puente. La tecnología de los circuitos digitales considerados es la CMOS estática. En la tesis se utiliza un modelo eléctrico realista para los puentes consistentes en una conexión resistiva entre los nodos cortocircuitados. La elección del modelo se basa en un conjunto de medidas experimentales realizadas sobre circuitos monitores de defectos fabricados en un proceso industrial europeo. El análisis de la resistencia de los puentes medidos justifica la utilización del modelo resistivo. Este modelo eléctrico es aplicado dentro de una metodología de test basada en la vigilancia de la corriente quiescente (IDDQ) consumida por el circuito defectuoso. <br/><br/>El nivel de detección del test por corriente es evaluado teórica y experimentalmente para circuitos digitales básicos CMOS estáticos afectados de puentes modelados según el modelo resistivo y es comparado con el nivel de detección del test clásico. Se presenta una predicción del rango de corriente quiecente consumida por los módulos digitales defectuosos de tecnología CMOS considerados. La conclusión a la que se llega es que la vigilancia del consumo de corriente es una metodología potente en la detección de los puentes considerados.Universitat Politècnica de CatalunyaFigueras Pàmies, JoanUniversitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica2011200919922009info:eu-repo/semantics/doctoralThesisinfo:eu-repo/semantics/publishedVersionapplication/pdfapplication/pdfapplication/pdfhttp://www.tdx.cat/TDX-0722109-133205http://hdl.handle.net/10803/6362https://dx.doi.org/10.5821/dissertation-2117-93674TDX (Tesis Doctorals en Xarxa)reponame:TDR. Tesis Doctorales en Redinstname:CBUC, CESCACatalánADVERTIMENT. L'accés als continguts d'aquesta tesi doctoral i la seva utilització ha de respectar els drets de la persona autora. Pot ser utilitzada per a consulta o estudi personal, així com en activitats o materials d'investigació i docència en els termes establerts a l'art. 32 del Text Refós de la Llei de Propietat Intel·lectual (RDL 1/1996). Per altres utilitzacions es requereix l'autorització prèvia i expressa de la persona autora. En qualsevol cas, en la utilització dels seus continguts caldrà indicar de forma clara el nom i cognoms de la persona autora i el títol de la tesi doctoral. No s'autoritza la seva reproducció o altres formes d'explotació efectuades amb finalitats de lucre ni la seva comunicació pública des d'un lloc aliè al servei TDX. Tampoc s'autoritza la presentació del seu contingut en una finestra o marc aliè a TDX (framing). Aquesta reserva de drets afecta tant als continguts de la tesi com als seus resums i índexs.info:eu-repo/semantics/openAccessoai:www.tdx.cat:10803/63622026-06-14T12:46:07Z
dc.title.none.fl_str_mv Caracterització elèctrica de circuits CMOS digitals amb defectes tipus pont: implicacions al test per corrent quiescent
title Caracterització elèctrica de circuits CMOS digitals amb defectes tipus pont: implicacions al test per corrent quiescent
spellingShingle Caracterització elèctrica de circuits CMOS digitals amb defectes tipus pont: implicacions al test per corrent quiescent
Rodríguez Montañés, Rosa
621.3
title_short Caracterització elèctrica de circuits CMOS digitals amb defectes tipus pont: implicacions al test per corrent quiescent
title_full Caracterització elèctrica de circuits CMOS digitals amb defectes tipus pont: implicacions al test per corrent quiescent
title_fullStr Caracterització elèctrica de circuits CMOS digitals amb defectes tipus pont: implicacions al test per corrent quiescent
title_full_unstemmed Caracterització elèctrica de circuits CMOS digitals amb defectes tipus pont: implicacions al test per corrent quiescent
title_sort Caracterització elèctrica de circuits CMOS digitals amb defectes tipus pont: implicacions al test per corrent quiescent
dc.creator.none.fl_str_mv Rodríguez Montañés, Rosa
author Rodríguez Montañés, Rosa
author_facet Rodríguez Montañés, Rosa
author_role author
dc.contributor.none.fl_str_mv Figueras Pàmies, Joan
Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica
dc.subject.none.fl_str_mv 621.3
topic 621.3
description La tesis contribuye a los esfuerzos dirigidos a la consecución de modelaciones precisas de los fallos de tipo puente. La tecnología de los circuitos digitales considerados es la CMOS estática. En la tesis se utiliza un modelo eléctrico realista para los puentes consistentes en una conexión resistiva entre los nodos cortocircuitados. La elección del modelo se basa en un conjunto de medidas experimentales realizadas sobre circuitos monitores de defectos fabricados en un proceso industrial europeo. El análisis de la resistencia de los puentes medidos justifica la utilización del modelo resistivo. Este modelo eléctrico es aplicado dentro de una metodología de test basada en la vigilancia de la corriente quiescente (IDDQ) consumida por el circuito defectuoso. <br/><br/>El nivel de detección del test por corriente es evaluado teórica y experimentalmente para circuitos digitales básicos CMOS estáticos afectados de puentes modelados según el modelo resistivo y es comparado con el nivel de detección del test clásico. Se presenta una predicción del rango de corriente quiecente consumida por los módulos digitales defectuosos de tecnología CMOS considerados. La conclusión a la que se llega es que la vigilancia del consumo de corriente es una metodología potente en la detección de los puentes considerados.
publishDate 1992
dc.date.none.fl_str_mv 1992
2009
2009
2011
dc.type.none.fl_str_mv info:eu-repo/semantics/doctoralThesis
info:eu-repo/semantics/publishedVersion
format doctoralThesis
status_str publishedVersion
dc.identifier.none.fl_str_mv http://www.tdx.cat/TDX-0722109-133205
http://hdl.handle.net/10803/6362
https://dx.doi.org/10.5821/dissertation-2117-93674
url http://www.tdx.cat/TDX-0722109-133205
http://hdl.handle.net/10803/6362
https://dx.doi.org/10.5821/dissertation-2117-93674
dc.language.none.fl_str_mv Catalán
language_invalid_str_mv Catalán
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
application/pdf
application/pdf
dc.publisher.none.fl_str_mv Universitat Politècnica de Catalunya
publisher.none.fl_str_mv Universitat Politècnica de Catalunya
dc.source.none.fl_str_mv TDX (Tesis Doctorals en Xarxa)
reponame:TDR. Tesis Doctorales en Red
instname:CBUC, CESCA
instname_str CBUC, CESCA
reponame_str TDR. Tesis Doctorales en Red
collection TDR. Tesis Doctorales en Red
repository.name.fl_str_mv
repository.mail.fl_str_mv
_version_ 1869406710206038016
score 15,301629

Similares en LA Referencia