Estudio y validación del ip core spacewire mediante cocotb y questasim
Este Trabajo de Fin de Máster se centra en el estudio del estándar SpaceWire y en la validación del IP Core SpaceWire desarrollado por SoC-e. Su objetivo principal es comprender el diseño del IP y corroborar el correcto funcionamiento del mismo mediante técnicas avanzadas de verificación como son Co...
| Autor: | |
|---|---|
| Tipo de recurso: | tesis de maestría |
| Fecha de publicación: | 2025 |
| País: | España |
| Institución: | Universidad del País Vasco |
| Repositorio: | Addi. Archivo Digital para la Docencia y la Investigación |
| OAI Identifier: | oai:addi.ehu.eus:10810/73270 |
| Acceso en línea: | http://hdl.handle.net/10810/73270 |
| Access Level: | acceso abierto |
| Palabra clave: | SpaceWire IP Core test CocoTB QuestaSim |
| Sumario: | Este Trabajo de Fin de Máster se centra en el estudio del estándar SpaceWire y en la validación del IP Core SpaceWire desarrollado por SoC-e. Su objetivo principal es comprender el diseño del IP y corroborar el correcto funcionamiento del mismo mediante técnicas avanzadas de verificación como son CocoTB y QuestaSim. Para ello, se han diseñado tests que detectan y corrigen errores, garantizando la fiabilidad de los resultados obtenidos. Como objetivo secundario, se propone desarrollar un sistema automatizado de generación de plantillas para facilitar futuros proyectos de validación y optimizar la integración de pruebas acorde al método utilizado. La investigación abarca tanto aspectos teóricos del estándar como su aplicación práctica en entornos FPGA, destacando la importancia de la verificación en el ciclo de desarrollo hardware. |
|---|