Sistema de reconocimiento de imágenes sobre FPGA para aplicaciones de visión artificial

Con el transcurrir de los años han surgido numerosas aplicaciones en campos muy diversos, como la medicina, la seguridad o la educación, que hacen uso de la visión artificial. Muchas de estas aplicaciones requieren la detección e identificación de objetos o personas. Las redes neuronales, y en parti...

ver descrição completa

Detalhes bibliográficos
Autor: Campos Ramos, Adrián
Formato: tesis de maestría
Estado:Versión publicada
Fecha de publicación:2022
País:España
Recursos:Universidad de Sevilla (US)
Repositorio:idUS. Depósito de Investigación de la Universidad de Sevilla
OAI Identifier:oai:idus.us.es:11441/141617
Acesso em linha:https://hdl.handle.net/11441/141617
Access Level:acceso abierto
Palavra-chave:FPGA
Zynq
PYNQ
Xilinx
Aceleración hardware
Distancia
Accuracy
id ES_23d887e810ca79cedad3b8a3f548f287
oai_identifier_str oai:idus.us.es:11441/141617
network_acronym_str ES
network_name_str España
repository_id_str
spelling Sistema de reconocimiento de imágenes sobre FPGA para aplicaciones de visión artificialCampos Ramos, AdriánFPGAZynqPYNQXilinxAceleración hardwareDistanciaAccuracyCon el transcurrir de los años han surgido numerosas aplicaciones en campos muy diversos, como la medicina, la seguridad o la educación, que hacen uso de la visión artificial. Muchas de estas aplicaciones requieren la detección e identificación de objetos o personas. Las redes neuronales, y en particular las redes neuronales convolucionales, han demostrado su utilidad para estas tareas y han permitido un desarrollo muy significativo de este campo. Sin embargo, a veces es mucho más simple y efectivo aplicar soluciones ya conocidas del campo de Machine Learning. Los dispositivos Zynq All Programmable System on Chip (AP SoC) pueden llegar a ser muy efectivos. La posibilidad de dividir el trabajo entre la lógica programable y su sistema de procesamiento nos presenta una solución factible para la implementación de grandes algoritmos y mayor velocidad que la ejecución total en un sistema de procesamiento. Este Trabajo Fin de Master (TFM) aborda la implementación de un sistema para el reconocimiento de imágenes de dígitos manuscritos (0-9) sobre la placa de desarrollo Pynq-Z2 que incorpora un dispositivo AP SoC de la familia Zynq de Xilinx. El desarrollo se ha realizado en el entorno PYNQ, que permite el uso de aceleradores hardware desde Python. De esta forma se han implementado funciones aceleradas en hardware que son llamada desde Python. El acelerador almacena un conjunto de imágenes de referencia con las que comparar la imagen a clasificar, identificando la más próxima. Esto es, se implementa para la clasificación un algoritmo del “vecino más próximo”. La selección de las imágenes de referencia aplicando otro algoritmo clásico, el k-means, permite obtener soluciones con un compromiso satisfactorio entre tiempo de inferencia, accuracy (precisión) y recursos utilizados. Además, se realiza una comparación con un sistema que utiliza redes neuronales binarias. La funcionalidad del sistema desarrollado se demuestra mediante la ejecución de un documento interactivo (Jupyter Notebooks) accesibles a través de una interfaz web.Máster en Microelectrónica: Diseño y Aplicaciones de SistemasAvedillo de Juan, María JoséJiménez Través, ManuelNúñez Martínez, JuanElectrónica y Electromagnetismo2022info:eu-repo/semantics/masterThesisinfo:eu-repo/semantics/publishedVersionapplication/pdfapplication/pdfhttps://hdl.handle.net/11441/141617reponame:idUS. Depósito de Investigación de la Universidad de Sevillainstname:Universidad de Sevilla (US)Españolinfo:eu-repo/semantics/openAccessoai:idus.us.es:11441/1416172026-06-17T12:51:07Z
dc.title.none.fl_str_mv Sistema de reconocimiento de imágenes sobre FPGA para aplicaciones de visión artificial
title Sistema de reconocimiento de imágenes sobre FPGA para aplicaciones de visión artificial
spellingShingle Sistema de reconocimiento de imágenes sobre FPGA para aplicaciones de visión artificial
Campos Ramos, Adrián
FPGA
Zynq
PYNQ
Xilinx
Aceleración hardware
Distancia
Accuracy
title_short Sistema de reconocimiento de imágenes sobre FPGA para aplicaciones de visión artificial
title_full Sistema de reconocimiento de imágenes sobre FPGA para aplicaciones de visión artificial
title_fullStr Sistema de reconocimiento de imágenes sobre FPGA para aplicaciones de visión artificial
title_full_unstemmed Sistema de reconocimiento de imágenes sobre FPGA para aplicaciones de visión artificial
title_sort Sistema de reconocimiento de imágenes sobre FPGA para aplicaciones de visión artificial
dc.creator.none.fl_str_mv Campos Ramos, Adrián
author Campos Ramos, Adrián
author_facet Campos Ramos, Adrián
author_role author
dc.contributor.none.fl_str_mv Avedillo de Juan, María José
Jiménez Través, Manuel
Núñez Martínez, Juan
Electrónica y Electromagnetismo
dc.subject.none.fl_str_mv FPGA
Zynq
PYNQ
Xilinx
Aceleración hardware
Distancia
Accuracy
topic FPGA
Zynq
PYNQ
Xilinx
Aceleración hardware
Distancia
Accuracy
description Con el transcurrir de los años han surgido numerosas aplicaciones en campos muy diversos, como la medicina, la seguridad o la educación, que hacen uso de la visión artificial. Muchas de estas aplicaciones requieren la detección e identificación de objetos o personas. Las redes neuronales, y en particular las redes neuronales convolucionales, han demostrado su utilidad para estas tareas y han permitido un desarrollo muy significativo de este campo. Sin embargo, a veces es mucho más simple y efectivo aplicar soluciones ya conocidas del campo de Machine Learning. Los dispositivos Zynq All Programmable System on Chip (AP SoC) pueden llegar a ser muy efectivos. La posibilidad de dividir el trabajo entre la lógica programable y su sistema de procesamiento nos presenta una solución factible para la implementación de grandes algoritmos y mayor velocidad que la ejecución total en un sistema de procesamiento. Este Trabajo Fin de Master (TFM) aborda la implementación de un sistema para el reconocimiento de imágenes de dígitos manuscritos (0-9) sobre la placa de desarrollo Pynq-Z2 que incorpora un dispositivo AP SoC de la familia Zynq de Xilinx. El desarrollo se ha realizado en el entorno PYNQ, que permite el uso de aceleradores hardware desde Python. De esta forma se han implementado funciones aceleradas en hardware que son llamada desde Python. El acelerador almacena un conjunto de imágenes de referencia con las que comparar la imagen a clasificar, identificando la más próxima. Esto es, se implementa para la clasificación un algoritmo del “vecino más próximo”. La selección de las imágenes de referencia aplicando otro algoritmo clásico, el k-means, permite obtener soluciones con un compromiso satisfactorio entre tiempo de inferencia, accuracy (precisión) y recursos utilizados. Además, se realiza una comparación con un sistema que utiliza redes neuronales binarias. La funcionalidad del sistema desarrollado se demuestra mediante la ejecución de un documento interactivo (Jupyter Notebooks) accesibles a través de una interfaz web.
publishDate 2022
dc.date.none.fl_str_mv 2022
dc.type.none.fl_str_mv info:eu-repo/semantics/masterThesis
info:eu-repo/semantics/publishedVersion
format masterThesis
status_str publishedVersion
dc.identifier.none.fl_str_mv https://hdl.handle.net/11441/141617
url https://hdl.handle.net/11441/141617
dc.language.none.fl_str_mv Español
language_invalid_str_mv Español
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
application/pdf
dc.source.none.fl_str_mv reponame:idUS. Depósito de Investigación de la Universidad de Sevilla
instname:Universidad de Sevilla (US)
instname_str Universidad de Sevilla (US)
reponame_str idUS. Depósito de Investigación de la Universidad de Sevilla
collection idUS. Depósito de Investigación de la Universidad de Sevilla
repository.name.fl_str_mv
repository.mail.fl_str_mv
_version_ 1869404665290948608
score 15,301603

Registos relacionados