Sensors i estratègies de test de circuits digitals CMOS per vigilància del consum

El objetivo de la tesis es realizar aportaciones en el campo de las estrategias de test basadas en la vigilancia del consumo quiescente de los circuitos integrados CMOS y de los sensores utilizados para dicho fin (test de corriente o test iddq). Para ello se analiza en primer lugar el estado del art...

Descripción completa

Detalles Bibliográficos
Autor: Rius Vázquez, Josep
Tipo de recurso: tesis doctoral
Fecha de publicación:1997
País:España
Institución:Universitat Politècnica de Catalunya (UPC)
Repositorio:UPCommons. Portal del coneixement obert de la UPC
Idioma:catalán
OAI Identifier:oai:upcommons.upc.edu:2117/93675
Acceso en línea:https://hdl.handle.net/2117/93675
https://dx.doi.org/10.5821/dissertation-2117-93675
Access Level:acceso abierto
Palabra clave:ultrasons
processament del senyal
instrumentació i mesura
circuits electrònics
Detectors
Metall-òxid-semiconductors complementaris
Àrees temàtiques de la UPC::Enginyeria electrònica
id ES_03ede01cb8b7706abdfd87f54d913584
oai_identifier_str oai:upcommons.upc.edu:2117/93675
network_acronym_str ES
network_name_str España
repository_id_str
spelling Sensors i estratègies de test de circuits digitals CMOS per vigilància del consumRius Vázquez, Josepultrasonsprocessament del senyalinstrumentació i mesuracircuits electrònicsDetectorsMetall-òxid-semiconductors complementarisÀrees temàtiques de la UPC::Enginyeria electrònicaEl objetivo de la tesis es realizar aportaciones en el campo de las estrategias de test basadas en la vigilancia del consumo quiescente de los circuitos integrados CMOS y de los sensores utilizados para dicho fin (test de corriente o test iddq). Para ello se analiza en primer lugar el estado del arte en el diseño de sensores para el test IDDQ y se extraen criterios para la evaluacion de la calidad de dichos sensores. En la tesis se propone un nuevo tipo de sensor integrado (proportional built-in current sensor) que utiliza como elemento transductor un transistor bipolar compatible con la tecnologia CMOS. Se caracteriza tambien su comportamiento estetico y dinamico y se realizan pruebas con circuitos experimentales para validar los analisis realizados.<br/><br/>En la tesis se proponen dos metodos originales para el test IDDQ mediante sensores externos al circuito que se este verificando (cut): el primero se basa en la desconexion de la alimentacion del cut y en la observacion del comportamiento de sus salidas. El segundo metodo se basa en el analisis de la evolucion de la tension en el nodo de alimentacion de un CUT cuando se le aplica un conjunto de vectores de test estando el circuito alimentado por un condensador. Ambos metodos propuestos requieren un interruptor para la alimentacion del CUT con unas caracteristicas especiales. Por ello, se ha diseñado un nuevo tipo de interruptor que cumple con las especificaciones de baja resistencia en estado de conduccion y baja inyeccion de carga en el paso del estado de no conduccion al de conduccion. Finalmente, los metodos propuestos se han validado experimentalmente al ser implementados en una maquina de test convencional verificandose su efectividad en la deteccion de los defectos de multiples circuitos integrados.Universitat Politècnica de CatalunyaFigueras Pàmies, Joan19971997-06-1320112011-04-12doctoral thesishttp://purl.org/coar/resource_type/c_db06VoRhttp://purl.org/coar/version/c_970fb48d4fbd8a85info:eu-repo/semantics/doctoralThesisapplication/pdfapplication/pdfhttps://hdl.handle.net/2117/93675https://dx.doi.org/10.5821/dissertation-2117-93675reponame:UPCommons. Portal del coneixement obert de la UPCinstname:Universitat Politècnica de Catalunya (UPC)Cataláncatopen accesshttp://purl.org/coar/access_right/c_abf2info:eu-repo/semantics/openAccessoai:upcommons.upc.edu:2117/936752026-05-27T15:37:01Z
dc.title.none.fl_str_mv Sensors i estratègies de test de circuits digitals CMOS per vigilància del consum
title Sensors i estratègies de test de circuits digitals CMOS per vigilància del consum
spellingShingle Sensors i estratègies de test de circuits digitals CMOS per vigilància del consum
Rius Vázquez, Josep
ultrasons
processament del senyal
instrumentació i mesura
circuits electrònics
Detectors
Metall-òxid-semiconductors complementaris
Àrees temàtiques de la UPC::Enginyeria electrònica
title_short Sensors i estratègies de test de circuits digitals CMOS per vigilància del consum
title_full Sensors i estratègies de test de circuits digitals CMOS per vigilància del consum
title_fullStr Sensors i estratègies de test de circuits digitals CMOS per vigilància del consum
title_full_unstemmed Sensors i estratègies de test de circuits digitals CMOS per vigilància del consum
title_sort Sensors i estratègies de test de circuits digitals CMOS per vigilància del consum
dc.creator.none.fl_str_mv Rius Vázquez, Josep
author Rius Vázquez, Josep
author_facet Rius Vázquez, Josep
author_role author
dc.contributor.none.fl_str_mv Figueras Pàmies, Joan
dc.subject.none.fl_str_mv ultrasons
processament del senyal
instrumentació i mesura
circuits electrònics
Detectors
Metall-òxid-semiconductors complementaris
Àrees temàtiques de la UPC::Enginyeria electrònica
topic ultrasons
processament del senyal
instrumentació i mesura
circuits electrònics
Detectors
Metall-òxid-semiconductors complementaris
Àrees temàtiques de la UPC::Enginyeria electrònica
description El objetivo de la tesis es realizar aportaciones en el campo de las estrategias de test basadas en la vigilancia del consumo quiescente de los circuitos integrados CMOS y de los sensores utilizados para dicho fin (test de corriente o test iddq). Para ello se analiza en primer lugar el estado del arte en el diseño de sensores para el test IDDQ y se extraen criterios para la evaluacion de la calidad de dichos sensores. En la tesis se propone un nuevo tipo de sensor integrado (proportional built-in current sensor) que utiliza como elemento transductor un transistor bipolar compatible con la tecnologia CMOS. Se caracteriza tambien su comportamiento estetico y dinamico y se realizan pruebas con circuitos experimentales para validar los analisis realizados.<br/><br/>En la tesis se proponen dos metodos originales para el test IDDQ mediante sensores externos al circuito que se este verificando (cut): el primero se basa en la desconexion de la alimentacion del cut y en la observacion del comportamiento de sus salidas. El segundo metodo se basa en el analisis de la evolucion de la tension en el nodo de alimentacion de un CUT cuando se le aplica un conjunto de vectores de test estando el circuito alimentado por un condensador. Ambos metodos propuestos requieren un interruptor para la alimentacion del CUT con unas caracteristicas especiales. Por ello, se ha diseñado un nuevo tipo de interruptor que cumple con las especificaciones de baja resistencia en estado de conduccion y baja inyeccion de carga en el paso del estado de no conduccion al de conduccion. Finalmente, los metodos propuestos se han validado experimentalmente al ser implementados en una maquina de test convencional verificandose su efectividad en la deteccion de los defectos de multiples circuitos integrados.
publishDate 1997
dc.date.none.fl_str_mv 1997
1997-06-13
2011
2011-04-12
dc.type.none.fl_str_mv doctoral thesis
http://purl.org/coar/resource_type/c_db06
VoR
http://purl.org/coar/version/c_970fb48d4fbd8a85
dc.type.openaire.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
dc.identifier.none.fl_str_mv https://hdl.handle.net/2117/93675
https://dx.doi.org/10.5821/dissertation-2117-93675
url https://hdl.handle.net/2117/93675
https://dx.doi.org/10.5821/dissertation-2117-93675
dc.language.none.fl_str_mv Catalán
cat
language_invalid_str_mv Catalán
language cat
dc.rights.none.fl_str_mv open access
http://purl.org/coar/access_right/c_abf2
dc.rights.openaire.fl_str_mv info:eu-repo/semantics/openAccess
rights_invalid_str_mv open access
http://purl.org/coar/access_right/c_abf2
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
application/pdf
dc.publisher.none.fl_str_mv Universitat Politècnica de Catalunya
publisher.none.fl_str_mv Universitat Politècnica de Catalunya
dc.source.none.fl_str_mv reponame:UPCommons. Portal del coneixement obert de la UPC
instname:Universitat Politècnica de Catalunya (UPC)
instname_str Universitat Politècnica de Catalunya (UPC)
reponame_str UPCommons. Portal del coneixement obert de la UPC
collection UPCommons. Portal del coneixement obert de la UPC
repository.name.fl_str_mv
repository.mail.fl_str_mv
_version_ 1869402759939227648
score 15,300724

Similares en LA Referencia