Demostrador de control de motores basado en un microprocesador RISC-V
RISC-V es una ISA nacida en el entorno académico que ha ido ganando relevancia con el tiempo hasta convertirse en la arquitectura de microcontroladores abierta más consolidada del mercado. Aunque se trata de una tecnología novel, su uso y desarrollo se han disparado en los últimos años debido a que...
| Autor: | |
|---|---|
| Formato: | tesis de maestría |
| Fecha de publicación: | 2023 |
| País: | España |
| Recursos: | Universidad del País Vasco |
| Repositorio: | Addi. Archivo Digital para la Docencia y la Investigación |
| OAI Identifier: | oai:addi.ehu.eus:10810/62809 |
| Acesso em linha: | http://hdl.handle.net/10810/62809 |
| Access Level: | acceso abierto |
| Palavra-chave: | ISA RISC-V control de motores |
| Resumo: | RISC-V es una ISA nacida en el entorno académico que ha ido ganando relevancia con el tiempo hasta convertirse en la arquitectura de microcontroladores abierta más consolidada del mercado. Aunque se trata de una tecnología novel, su uso y desarrollo se han disparado en los últimos años debido a que no requiere el pago de licencias para su uso, una gran barrera de entrada para desarrolladores. En este trabajo se estudia el uso de RISC-V multi-core para el control de motores PMSM mediante FOC. Para estudiar esta aplicación, se adapta un demostrador de control de motores existente y se porta a una plataforma multi-core basada en RISC-V. |
|---|