Diseño e implementación en fpga’s de un sistema escalable modulador/demodulador ofdm, como herramienta académica e investigativa

Debido a la diversidad de frecuencia y a los efectos del prefijo cíclico sobre el ISI, OFDM es ampliamente estudiado como base de soluciones banda ancha en ambientes selectivos. Por esta razón, este proyecto pretende iniciar un estudio profundo en esta área. El sistema implementado está constituido...

Descripción completa

Detalles Bibliográficos
Autores: Nemer, Fauzi, Ramos, Boris
Tipo de recurso: artículo
Estado:Versión publicada
Fecha de publicación:2009
País:Ecuador
Institución:Escuela Superior Politécnica del Litoral
Repositorio:Repositorio Escuela Superior Politécnica del Litoral
Idioma:español
OAI Identifier:oai:www.dspace.espol.edu.ec:123456789/1648
Acceso en línea:http://www.dspace.espol.edu.ec/handle/123456789/1648
Access Level:acceso abierto
Palabra clave:OFDM
FPGA
DSP
TOE
FFT
VHDL
SYNCHRONIZATION
EQUALIZATION
id EC_eaa57b23e5b4012eceb4a9e7b4b6d64b
oai_identifier_str oai:www.dspace.espol.edu.ec:123456789/1648
network_acronym_str EC
network_name_str Ecuador
repository_id_str
spelling Diseño e implementación en fpga’s de un sistema escalable modulador/demodulador ofdm, como herramienta académica e investigativaNemer, FauziRamos, BorisOFDMFPGADSPTOEFFTVHDLSYNCHRONIZATIONEQUALIZATIONDebido a la diversidad de frecuencia y a los efectos del prefijo cíclico sobre el ISI, OFDM es ampliamente estudiado como base de soluciones banda ancha en ambientes selectivos. Por esta razón, este proyecto pretende iniciar un estudio profundo en esta área. El sistema implementado está constituido por 4 bloques principales: Transmisor (TX), Receptor (RX), Clocking y Settings. El bloque Settings define y proporciona a los demás bloques las especificaciones básicas. El Clocking se encarga de la sincronía del sistema mediante la distribución de los diferentes relojes del sistema. El TX se encarga de formar y emitir los bloques OFDM conformados por los símbolos de training y de datos en el tiempo. Finalmente, el RX se encarga de la recuperación de los datos transmitidos en los símbolos de datos. Es posible dividir las pruebas del sistema en tres partes. La primera se encarga de evaluar el rango de frecuencia de operación del sistema en función de sus diferentes parámetros. La segunda parte, explora el proceso de generación de los bloques OFDM. Finalmente, en la tercera parte se evaluarán los datos recuperados en perfecta sincronía y ante la presencia de un desplazamiento en el tiempo (TOE) provocado.2009-03-022009-03-022009-03-02info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/articleapplication/pdfapplication/postscripthttp://www.dspace.espol.edu.ec/handle/123456789/1648spainfo:eu-repo/semantics/openAccessreponame:Repositorio Escuela Superior Politécnica del Litoralinstname:Escuela Superior Politécnica del Litoralinstacron:ESPOL2011-06-27T22:18:29Zoai:www.dspace.espol.edu.ec:123456789/1648Institucionalhttps://www.dspace.espol.edu.ec/Universidad públicahttps://www.espol.edu.ec/.https://www.dspace.espol.edu.ec/oaiEcuador...opendoar:14792024-07-27T05:51:22.285938trueInstitucionalhttps://www.dspace.espol.edu.ec/Universidad públicahttps://www.espol.edu.ec/.https://www.dspace.espol.edu.ec/oai.Ecuador...opendoar:14792024-07-27T05:51:22.285938Repositorio Escuela Superior Politécnica del Litoral - Escuela Superior Politécnica del Litoraltrue
dc.title.none.fl_str_mv Diseño e implementación en fpga’s de un sistema escalable modulador/demodulador ofdm, como herramienta académica e investigativa
title Diseño e implementación en fpga’s de un sistema escalable modulador/demodulador ofdm, como herramienta académica e investigativa
spellingShingle Diseño e implementación en fpga’s de un sistema escalable modulador/demodulador ofdm, como herramienta académica e investigativa
Nemer, Fauzi
OFDM
FPGA
DSP
TOE
FFT
VHDL
SYNCHRONIZATION
EQUALIZATION
title_short Diseño e implementación en fpga’s de un sistema escalable modulador/demodulador ofdm, como herramienta académica e investigativa
title_full Diseño e implementación en fpga’s de un sistema escalable modulador/demodulador ofdm, como herramienta académica e investigativa
title_fullStr Diseño e implementación en fpga’s de un sistema escalable modulador/demodulador ofdm, como herramienta académica e investigativa
title_full_unstemmed Diseño e implementación en fpga’s de un sistema escalable modulador/demodulador ofdm, como herramienta académica e investigativa
title_sort Diseño e implementación en fpga’s de un sistema escalable modulador/demodulador ofdm, como herramienta académica e investigativa
dc.creator.none.fl_str_mv Nemer, Fauzi
Ramos, Boris
author Nemer, Fauzi
author_facet Nemer, Fauzi
Ramos, Boris
author_role author
author2 Ramos, Boris
author2_role author
dc.subject.none.fl_str_mv OFDM
FPGA
DSP
TOE
FFT
VHDL
SYNCHRONIZATION
EQUALIZATION
topic OFDM
FPGA
DSP
TOE
FFT
VHDL
SYNCHRONIZATION
EQUALIZATION
description Debido a la diversidad de frecuencia y a los efectos del prefijo cíclico sobre el ISI, OFDM es ampliamente estudiado como base de soluciones banda ancha en ambientes selectivos. Por esta razón, este proyecto pretende iniciar un estudio profundo en esta área. El sistema implementado está constituido por 4 bloques principales: Transmisor (TX), Receptor (RX), Clocking y Settings. El bloque Settings define y proporciona a los demás bloques las especificaciones básicas. El Clocking se encarga de la sincronía del sistema mediante la distribución de los diferentes relojes del sistema. El TX se encarga de formar y emitir los bloques OFDM conformados por los símbolos de training y de datos en el tiempo. Finalmente, el RX se encarga de la recuperación de los datos transmitidos en los símbolos de datos. Es posible dividir las pruebas del sistema en tres partes. La primera se encarga de evaluar el rango de frecuencia de operación del sistema en función de sus diferentes parámetros. La segunda parte, explora el proceso de generación de los bloques OFDM. Finalmente, en la tercera parte se evaluarán los datos recuperados en perfecta sincronía y ante la presencia de un desplazamiento en el tiempo (TOE) provocado.
publishDate 2009
dc.date.none.fl_str_mv 2009-03-02
2009-03-02
2009-03-02
dc.type.none.fl_str_mv info:eu-repo/semantics/publishedVersion
info:eu-repo/semantics/article
format article
status_str publishedVersion
dc.identifier.none.fl_str_mv http://www.dspace.espol.edu.ec/handle/123456789/1648
url http://www.dspace.espol.edu.ec/handle/123456789/1648
dc.language.none.fl_str_mv spa
language spa
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
application/postscript
dc.source.none.fl_str_mv reponame:Repositorio Escuela Superior Politécnica del Litoral
instname:Escuela Superior Politécnica del Litoral
instacron:ESPOL
instname_str Escuela Superior Politécnica del Litoral
instacron_str ESPOL
institution ESPOL
reponame_str Repositorio Escuela Superior Politécnica del Litoral
collection Repositorio Escuela Superior Politécnica del Litoral
repository.name.fl_str_mv Repositorio Escuela Superior Politécnica del Litoral - Escuela Superior Politécnica del Litoral
repository.mail.fl_str_mv .
_version_ 1869000227027943424
score 15,300724

Similares en LA Referencia