Desenvolvimento de receptor de wake-up de tempo discreto para CMOS 180nm
Este trabalho propõe um receptor de wake-up (WUR) de tempo discreto (DT) como solução para reduzir o consumo de potência de dispositivos de internet das coisas (IoT). O circuito proposto tem como peça central o mixer de tempo discreto, formado por uma estrutura composta por capacitores chaveados que...
| Autor: | |
|---|---|
| Tipo de recurso: | tesis de maestría |
| Estado: | Versión publicada |
| Fecha de publicación: | 2022 |
| País: | Brasil |
| Institución: | Universidade do Vale do Rio dos Sinos (UNISINOS) |
| Repositorio: | Repositório Institucional da UNISINOS (RBDU Repositório Digital da Biblioteca da Unisinos) |
| Idioma: | portugués |
| OAI Identifier: | oai:www.repositorio.jesuita.org.br:UNISINOS/11857 |
| Acceso en línea: | http://www.repositorio.jesuita.org.br/handle/UNISINOS/11857 |
| Access Level: | acceso abierto |
| Palabra clave: | ACCNPQ::Engenharias::Engenharia Elétrica Receptor de wake-up Tempo discreto Baixo consumo IoT Rede de sensores Wake-up receiver Discrete-time Low-power Sensor network |
| Sumario: | Este trabalho propõe um receptor de wake-up (WUR) de tempo discreto (DT) como solução para reduzir o consumo de potência de dispositivos de internet das coisas (IoT). O circuito proposto tem como peça central o mixer de tempo discreto, formado por uma estrutura composta por capacitores chaveados que fazem a translação e a filtragem do sinal de radiofrequência (RF) com modulação de codificação on-off (OOK). Também integram o circuito: uma rede de casamento integrada, divisores de frequência, um amplificador de banda-base e uma referência de tensão. Esta pesquisa realizou o projeto e dimensionamento dos componentes, a simulação do circuito e implementação física do receptor na tecnologia TSMC180NM. A simulação do layout extraído apontou para uma sensibilidade de -52 dBm, potência consumida de 29,33 µW sendo operado em 900 MHz, com 100 kbps e 1,2 V. A pesquisa também efetuou a medição do chip fabricado verificando que em seu ponto de melhor desempenho, quando operado em 1,15 GHz com 50 kbps e 1,1 V, o receptor apresentou sensibilidade de -17 dBm e consumo de potência de 46,3 µW. Pondera-se que a performance do chip ficou abaixo do obtido em simulação devido a uma insuficiência de ganho do amplificador de banda-base. Melhorias para o chip foram implementadas em um segundo tape-out também em TSMC180NM, o qual até o momento de escrita do presente trabalho ainda não foi entregue. Para este segundo chip, as simulações com layout extraído indicam uma sensibilidade de -70 dBm e um consumo de potência de 33,3 µW. Avalia-se que o presente trabalho trouxe importantes contrubuições para esta linha de pesquisa já que validou, através de medidas no chip, a prova de conceito do uso de receptores de tempo discreto como receptores de wake-up. |
|---|