Fault Tolerant Soft-Core Processor Architecture Based on Temporal Redundancy
| Autores: | , , , , |
|---|---|
| Tipo de recurso: | artículo |
| Estado: | Versión publicada |
| Fecha de publicación: | 2019 |
| País: | Brasil |
| Institución: | Pontifícia Universidade Católica do Rio Grande do Sul (PUCRS) |
| Repositorio: | Repositório Institucional PUCRS |
| Idioma: | inglés |
| OAI Identifier: | oai:meriva.pucrs.br:10923/18523 |
| Acceso en línea: | https://hdl.handle.net/10923/18523 |
| Access Level: | acceso abierto |
| Palabra clave: | Fault-tolerance Checkpoint recovery Soft-core processors FPGAs Single-event upsets |
| Descripción no disponible. |