Modulador Eletro-óptico multinível baseado em Grafeno para aplicações DWDM
A próxima geração de redes de transporte óptico requer sistemas compactos, alta capacidade de canal, baixo custo e operação com tensões compatíveis à tecnologia Complementary Metal–Oxide–Semiconductor (CMOS), ou seja, aproximadamente 1V. Nessa tese, demonstramos de uma perspectiva de cálculos e simu...
| Autor: | |
|---|---|
| Tipo de recurso: | tesis doctoral |
| Estado: | Versión publicada |
| Fecha de publicación: | 2021 |
| País: | Brasil |
| Institución: | Universidade Presbiteriana Mackenzie (MACKENZIE) |
| Repositorio: | Repositório Digital do Mackenzie |
| Idioma: | portugués inglés |
| OAI Identifier: | oai:dspace.mackenzie.br:10899/28909 |
| Acceso en línea: | https://dspace.mackenzie.br/handle/10899/28909 |
| Access Level: | acceso abierto |
| Palabra clave: | modulador eletro óptico óptica integrada interconexão óptica transmissor óptico fotônica do silício modulação multinível |
| Sumario: | A próxima geração de redes de transporte óptico requer sistemas compactos, alta capacidade de canal, baixo custo e operação com tensões compatíveis à tecnologia Complementary Metal–Oxide–Semiconductor (CMOS), ou seja, aproximadamente 1V. Nessa tese, demonstramos de uma perspectiva de cálculos e simulações (baseadas no método dos elementos finitos cuja ferramenta de simulação foi o COMSOL Multiphysics e por análises numéricas usando o MATLAB) uma nova arquitetura de modulador óptico multinível (PAM4) baseado em grafeno, cujo design e materiais permitem aplicações diretas em componentes baseados em CMOS que é a tecnologia que tem respondido às demandas de alta escala de integração. O modulador é composto por quatro segmentos de grafeno numa configuração de capacitor de placas paralelas integrados em um guia de onda de silício, formando um conversor digital-analógico no domínio óptico para a geração da codificação PAM-4 multinível, simétrico e com um layout muito compacto (21 µm2 ). As simulações mostraram uma capacidade de transmissão ultra-alta (136 Gbps) obtida pela otimização de um guia de onda de silício, técnicas para redução das capacitâncias e uma proposta inovadora baseada em indutor de grafeno para melhorar a resposta em frequência, onde esse indutor ocupa uma reduzida área no dispositivo (largura x comprimento de 19 µm x 5 µm). Aqui demonstramos via simulações, também como obtivemos uma baixa tensão de comutação 1,4 Vpp (tensão pico a pico compatível com CMOS) e altas taxas de transmissão sobre toda a Banda C DWDM (Dense Wavelength Division Multiplexing) em um mesmo dispositivo. |
|---|