Conversor analógico-digital de dobramento utilizando circuitos a capacitor chaveado.
Este trabalho tem como objetivo apresentar subsídios para o desenvolvimento de um ADC (Conversor Analógico-Digital) de Dobramento (folding) de 8 bits utilizando circuitos a Capacitor Chaveado (SC). O conversor utiliza uma amostragem irregular do tipo "amostragem por cruzamento de níveis",...
| Autor: | |
|---|---|
| Tipo de recurso: | tesis doctoral |
| Estado: | Versión publicada |
| Fecha de publicación: | 2015 |
| País: | Brasil |
| Institución: | Universidade Federal de Campina Grande (UFCG) |
| Repositorio: | Biblioteca Digital de Teses e Dissertações da UFCG |
| Idioma: | portugués |
| OAI Identifier: | oai:dspace.sti.ufcg.edu.br:riufcg/18207 |
| Acceso en línea: | https://dspace.sti.ufcg.edu.br/handle/riufcg/18207 |
| Access Level: | acceso abierto |
| Palabra clave: | Conversores analógicos digitais Circuitos a capacitor chaveado Conversão analógica-digital Técnica de capacitores chaveados Capacitor chaveado Analog to digital converters Switched capacitor circuits Analog-to-digital conversion Switching capacitor technique Switched capacitor Engenharia Elétrica. |
| Sumario: | Este trabalho tem como objetivo apresentar subsídios para o desenvolvimento de um ADC (Conversor Analógico-Digital) de Dobramento (folding) de 8 bits utilizando circuitos a Capacitor Chaveado (SC). O conversor utiliza uma amostragem irregular do tipo "amostragem por cruzamento de níveis", que é uma amostragem não uniforme no temo para realizar as conversões, o que os circuitos internos do conversor só sejam acionados quando for necessário. Foram realizadas simulações com o conversor utilizando circuitos a capacitor chaveado e com o conversor utilizando resistores para comparar o desempenho do conversor de dobramento SC com um já existente. Por simulação utilizando a tecnologia de fabricação padrão 0,35 um (TSMC035), obteve-se do ADC de dobramento SC de 8 bits, uma relação sinal-ruído mais distorção (SNDR) de 45,8 dB, com um consumo de 4,9 mW, enquanto que o conversor de dobramento de 8 bits utilizando resistores obteve-se uma relação sinal-ruído mais distorção (SNDR) de 41,0 dB, com um consumo de 11,9mW. Foi realizado o projeto do leiaute do chip do ADC de dobramento SC, utilizando-se para isso as ferramentas computacionais da Cadence com a a tecnologia de fabricação padrão 0,18 um (CMRF7SF). Por simulação, obteve-se do conversor A/D de dobramento SC de 8 bits, uma relação sinal-ruído mais distorção (SNDR) de 44,67 dB, com um consumo de 7,23mW. Para concluir esta pesquisa foi montado em laboratório o circuito ADC de dobramento SC de três bits utilizando componentes discretos, o qual obteve um SNDR de 18,06 dB e um ENOB de 2,71 bits, enquanto que por simulação foi obtido um SNDR de 19,05 dB e um ENOB de 2,87 bits. |
|---|