Metodologia de projeto para amplificadores de baixo ruído em CMOS.
O escalamento da tecnologia CMOS tem mostrado a possibilidade de integrar num só chip transceptores para aplicações móveis. Um dos blocos do receptor é o amplificador de baixo ruído (LNA). Este trabalho explora um método intuitivo para o projeto de LNAs em tecnologia CMOS, considerando o compromisso...
| Autor: | |
|---|---|
| Formato: | tesis de maestría |
| Estado: | Versión publicada |
| Fecha de publicación: | 2003 |
| País: | Brasil |
| Recursos: | Universidade de São Paulo (USP) |
| Repositorio: | Biblioteca Digital de Teses e Dissertações da USP |
| Idioma: | portugués |
| OAI Identifier: | oai:teses.usp.br:tde-24102024-115022 |
| Acesso em linha: | https://www.teses.usp.br/teses/disponiveis/3/3140/tde-24102024-115022/ |
| Access Level: | acceso abierto |
| Palavra-chave: | Amplificadores Amplifiers Circuitos integrados Integrated circuits |
| Resumo: | O escalamento da tecnologia CMOS tem mostrado a possibilidade de integrar num só chip transceptores para aplicações móveis. Um dos blocos do receptor é o amplificador de baixo ruído (LNA). Este trabalho explora um método intuitivo para o projeto de LNAs em tecnologia CMOS, considerando o compromisso entre os principais parâmetros que caracterizam um LNA, entre eles: o desempenho de ruído, a linearidade, o ganho, o consumo de potência e o casamento de impedâncias. Uma expressão analítica para estimar o fator de ruído do LNA é proposta. A possibilidade de obter uma dimensão adequada do dispositivo amplificador mediante a otimização do fator de ruído é apresentada. É derivada uma expressão analítica e intuitiva para estimar o ponto de intersecção da potência da fundamental com a potência do produto de terceira ordem PIIP3. Demonstra-se a existência de um valor adequado de tensão de polarização do transistor amplificador tal que a linearidade do LNA seja a melhor. Resultados de simulação validaram as expressões e a metodologia de projeto proposta. Um LNA foi projetado e fabricado numa tecnologia 0,35 µm CMOS para operar na freqüência de 2,45 GHz. Resultados de medidas indicaram ganho de potência abaixo do esperado, devido principalmente aos baixos fatores de qualidade dos indutores integrados. O consumo de potência medido foi de 4,5 mW valor que está dentro do estimado, e está entre os melhores reportados na literatura. |
|---|