Cita APA

Guzmán-Miranda, H., López García, M., & Urbón Aguado, A. (2025). FVM: A Formal Verification Methodology for VHDL Designs.

Citación estilo Chicago

Guzmán-Miranda, Hipólito, Marcos López García, y Alberto Urbón Aguado. FVM: A Formal Verification Methodology for VHDL Designs. 2025.

Cita MLA

Guzmán-Miranda, Hipólito, Marcos López García, y Alberto Urbón Aguado. FVM: A Formal Verification Methodology for VHDL Designs. 2025.

Precaución: Estas citas no son 100% exactas.